基于下粗上细型TSV的嵌套式散热网络结构制造技术

本发明专利技术公开了一种基于下粗上细型TSV的嵌套式散热网络结构，它包括：顶层芯片、中间层芯片和底层芯片，其特征在于：所述顶层芯片、中间层芯片和底层芯片重叠放置，顶层芯片、中间层芯片和底层芯片通过SiO2与底部铜热层键合在一起；顶层芯片、中间层芯片和底层芯片上均匀设置有散热TSV孔；解决了三维集成功率系统的热稳定性问题。

Nested Heat Dissipation Network Structure Based on Lower Coarse and Upper Fine TSV

【技术实现步骤摘要】
基于下粗上细型TSV的嵌套式散热网络结构
本专利技术属于集成电路
，尤其涉及一种基于下粗上细型TSV的嵌套式散热网络结构及制备方法。
技术介绍
三维集成是突破摩尔定律极限的重要技术，而硅直通孔（ThroughSiliconVia，TSV）作为连接上、下层器件的导电通道，是实现三维集成电路的关键组件，它的特性对三维集成电路的整体性能具有决定性作用。TSV主要功能体现在两方面：一是显著缩短互连线长度，提高系统的集成度和性能，二是实现异种元件和系统的集成。TSV的另一个重要功能是作为热疏导通路，增强三维集成系统的热负载能力，利用TSV阵列来疏导芯片内部的热量时，需要设置合适的TSV半径、密度和间距以减小热应力对载流子迁移率的影响，从而提高芯片的可靠性。实现三维系统的集成，有利于提高信号传输效率，但是系统的功率密度也急剧增大，这将导致严重的散热问题，成为限制三维集成电路发展的瓶颈。于是，如何将三维集成电路中芯片的温度快速散去，实现有效的传热便成为三维集成电路发展的关键。
技术实现思路
：本专利技术要解决的技术问题是：提供一种基于下粗上细型TSV的嵌套式散热网络结构，以解决现有技术平面集成工艺互连线长、版图面积大、制造成本高等技术问题以及解决三维集成功率系统的热稳定性问题。本专利技术技术方案一种基于下粗上细型TSV的嵌套式散热网络结构，它包括：顶层芯片、中间层芯片和底层芯片，所述顶层芯片、中间层芯片和底层芯片重叠放置，顶层芯片、中间层芯片和底层芯片通过SiO2与底部铜热层键合在一起；顶层芯片、中间层芯片和底层芯片上均匀设置有散热TSV孔。所述散热TSV孔在底层芯片中TSV孔的半径最大，中间层芯片中TSV孔的半径次之，顶层芯片中TSV孔的半径最小。散热TSV孔有36个，TSV孔与TSV孔之间的距离相等，且三层芯片中的TSV孔中心对齐。散热TSV孔有二层材料；内层未Cu、外层为SiO2。顶层芯片、中间层芯片和底层芯片通过SiO2键合在一起。本专利技术的有益效果：本专利技术不仅提高了系统的集成度和各功能模块的性能，并且将三层芯片在垂直方向上堆叠在一起，通过键合使界面上的互连导电材料熔合在一起，实现功率系统的三维集成，解决了平面集成工艺互连线长、版图面积大、制造成本高等技术问题；设计中对各层芯片中TSV的半径进行优化，确保三维系统中各层芯片有较优的内部热疏导结构，选择合适的绝缘导热材料作为TSV的缓冲层，快速地将芯片内部产生的热量疏导至铜散热器，确保热量能被及时有效地散发掉，解决了三维集成功率系统的热稳定性问题。附图说明：图1为本专利技术结构侧视示意图；图2为本专利技术结构顶部示意图。具体实施方式：为了便于本领域技术人员理解，下面结合附图对本专利技术方案进行说明：从图1和2可以得到该三维嵌套式散热模型为三层芯片的堆叠，上、中、下三层功率芯片以二氧化硅介质键合在一起，经二氧化硅安装在铜散热基座上，从图中可以得到，键合层SiO2的厚度为h0，单层硅芯片的厚度为H0，功率元胞的长和宽分别为L0、W0，厚度为Z0，三维堆叠散热模型的功耗由图中的小正方块产生，简称功率元胞，产生的热量沿着芯片垂直传导，最终通过铜散热器消失。功率块和TSV均匀分布于硅衬底上，每个功率块周围有四个TSV。功率块之间的间距根据TSV的直径大小和安全距离调整，热源为体热源，热源实际热路程将缩短，近似认为热路程缩短为二分之一热源纵向厚度。三维嵌套式散热网络对三层芯片进行堆叠，三层芯片尺寸相等；三维嵌套式散热网络由三层芯片堆叠而成，芯片与芯片之间通过SiO2键合在一起，三层芯片的面积、厚度保持一致；底层芯片中TSV的半径最大，中间层芯片中TSV的半径次之，顶层芯片中TSV的半径最小；三层芯片中的TSV皆为散热TSV，TSV间距相等。三层芯片中共有75个功率元胞，三层芯片通过SiO2键合在一起；三维嵌套式散热网络的功耗由图中的功率块产生，简称功率元胞，功率块和TSV均匀分布于硅衬底上，图1所示的三维嵌套式散热网络有三层芯片，每一层芯片中包含25个功率元胞，因此三层芯片中总共75个功率元胞，图中三层芯片通过SiO2键合在一起。顶层芯片、中间层芯片以及底层芯片中各有36个散热TSV。顶层芯片中TSV的半径最小，底层芯片中TSV的半径最大，中间层芯片中TSV的半径次之，TSV与TSV之间的距离相等，且三层芯片中的TSV中心对齐。所述散热TSV的孔包括中心的Cu、外层的SiO2。三层芯片通过SiO2与铜热沉键合在一起。为了便于本领域技术人员理解，下面结合附图对本专利技术方案进行细化说明：首先对均匀型TSV进行优化，即是将下粗上细型TSV三维嵌套式散热网络中三层芯片中的TSV半径设置相同，对于均匀型TSV的三维嵌套式散热网络进行优化设计，即分别改变TSV的半径、密度和间距，分别对其进行仿真，得到中三维嵌套式散热网络三层芯片的温度随TSV半径、密度、间距的变化曲线，对这三条曲线进行分析，得到散热较好的TSV半径、间距和密度，将此TSV的半径作为下粗上细型TSV三维嵌套式散热网络模型中顶层芯片中的TSV半径，下粗上细型TSV三维嵌套式散热模型中TSV的间距和密度与优化所得的均匀型TSV的间距和密度保持一致。其次对下粗上细型TSV三维嵌套式散热模型进行优化设计。对均匀型TSV的三维嵌套式散热网络进行优化，得出均匀型TSV的半径，选取该TSV的半径作为下粗上细型TSV三维嵌套式散热模型中顶层芯片TSV的半径，依次增大中间层芯片和底层芯片中TSV的半径，分别进行仿真，得到下粗上细型TSV三维嵌套式散热模型中三层芯片的温度随中间层芯片和底层芯片TSV半径的变化曲线，对这两条曲线进行分析，得到散热较好中间层芯片TSV半径和底层芯片TSV半径。完成各层芯片中的TSV优化以后，进一步对铜散热器进行优化。根据对均匀型TSV的三维嵌套式散热模型、下粗上细型TSV的三维嵌套式散热模型中TSV半径的优化，将基于下粗上细型TSV的三维嵌套式散热网络模型中三层芯片TSV的半径分别设为：顶层芯片中TSV的半径为优化所得的均匀型TSV的半径，中间层芯片TSV的半径和底层芯片TSV的半径分别是下粗上细型TSV模型中优化所得的中间层芯片TSV半径和底层芯片TSV半径，将此模型设为基于下粗上细型TSV的三维嵌套式散热模型，然后对底层芯片下的铜散热器进行优化设计，对铜散热器进行优化设计，主要是增加铜散热器的横截面积，也即通过增加铜散热器翅片的数量，研究基于下粗上细型TSV的三维嵌套式散热网络的温度随铜散热器翅片数量的变化，最后得到散热效果较优的基于下粗上细型TSV的三维嵌套式散热模型。本文档来自技高网...

【技术保护点】
1.一种基于下粗上细型TSV的嵌套式散热网络结构，它包括：顶层芯片、中间层芯片和底层芯片，其特征在于：所述顶层芯片、中间层芯片和底层芯片重叠放置，顶层芯片、中间层芯片和底层芯片通过SiO2与底部铜热层键合在一起；顶层芯片、中间层芯片和底层芯片上均匀设置有散热TSV孔。

【技术特征摘要】
1.一种基于下粗上细型TSV的嵌套式散热网络结构，它包括：顶层芯片、中间层芯片和底层芯片，其特征在于：所述顶层芯片、中间层芯片和底层芯片重叠放置，顶层芯片、中间层芯片和底层芯片通过SiO2与底部铜热层键合在一起；顶层芯片、中间层芯片和底层芯片上均匀设置有散热TSV孔。2.根据权利要求1所述的一种基于下粗上细型TSV的嵌套式散热网络结构，其特征在于：所述散热TSV孔在底层芯片中TSV孔的半径最大，中间层芯片中TSV孔的半径次之，顶层芯片中TSV孔的...

【专利技术属性】
技术研发人员：马奎，杨发顺，杨勋勇，王勇勇，施建磊，韩志康，
申请(专利权)人：贵州大学，
类型：发明
国别省市：贵州,52