具有平坦化的钝化层的半导体器件及其制造方法技术

本公开提供了具有平坦化的钝化层的半导体器件及其制造方法。一种半导体器件包括：半导体基板，被分成焊盘区域和单元区域并具有有源表面和与有源表面相反的非有源表面；多个金属线，在半导体基板的有源表面上；钝化层，在半导体基板的有源表面上；以及多个凸块，在单元区域中。钝化层包括第一钝化层和第二钝化层，该第一钝化层覆盖所述多个金属线并具有沿着所述多个金属线的排布轮廓的非平坦的顶表面，该第二钝化层在第一钝化层的非平坦的顶表面上并具有其上设置所述多个凸块的平坦化的顶表面。

Semiconductor Device with Flattened Passivation Layer and Its Manufacturing Method

【技术实现步骤摘要】
具有平坦化的钝化层的半导体器件及其制造方法
本专利技术构思涉及一种半导体器件以及制造该半导体器件的方法。更具体地，本专利技术构思涉及具有微凸块(例如热凸块，被设计为促进从半导体器件的一区域的散热)的半导体器件及其制造方法。
技术介绍
半导体封装提供集成电路通过其可在电子产品中容易使用的手段。通常，半导体封装具有安装在印刷电路板(PCB)上的半导体芯片以及将半导体芯片电连接到印刷电路板的接合引线或凸块。随着电子产业的发展，对标准化和小型化半导体封装的兴趣增加。此外，正在进行各种研究以提高半导体封装的运行速度。然而，半导体封装的标准化和小型化以及半导体封装的运行速度的提高会在最终封装的芯片(IC)的运行可靠性上引起某些问题。
技术实现思路
根据本专利技术构思的一方面，提供一种半导体器件，该半导体器件具有焊盘区域和与焊盘区域分开的至少一个单元区域，并包括：半导体基板，具有有源表面和与有源表面相反的非有源表面；多个金属线的排布，在半导体基板的有源表面上；多个凸块，在所述至少一个单元区域中；第一钝化层，覆盖所述多个金属线并具有非平坦的顶表面，该非平坦的顶表面具有由所述多个金属线的排布规定的轮廓；以及第二钝化层，在第一钝化层的非平坦的顶表面上并具有平坦的顶表面，并且其中凸块设置在第二钝化层的平坦的顶表面上。根据本专利技术构思的另一个方面，提供一种半导体器件，该半导体器件具有焊盘区域和与焊盘区域分开的至少一个单元区域，并包括：半导体基板，具有有源表面和与有源表面相反的非有源表面；多个金属线，在半导体基板的有源表面上；多个凸块，在所述至少一个单元区域中；第一钝化层，覆盖所述多个金属线并包括第一绝缘材料；以及第二钝化层，包括第二绝缘材料并具有平坦的顶表面，并且其中第二绝缘材料具有与第一绝缘材料的成分不同的成分，凸块设置在第二钝化层的平坦的顶表面上，并且第一钝化层和第二钝化层具有非平坦的界面。根据本专利技术构思的另一个方面，提供一种制造半导体器件的方法，该方法包括：提供半导体基板，该半导体基板分成单元区域和焊盘区域并包括有源表面和与有源表面相反的非有源表面；在半导体基板的有源表面上形成多个金属线；在半导体基板的有源表面上形成第一钝化层，该第一钝化层覆盖金属线并具有沿着金属线的排布轮廓的非平坦的顶表面；在第一钝化层的非平坦的顶表面上形成第二钝化层；化学机械抛光第二钝化层以平坦化第二钝化层的顶表面；以及在单元区域的第二钝化层上形成多个虚设凸块。根据本专利技术构思的另一方面，提供一种半导体器件，该半导体器件具有其中提供半导体器件的集成电路的至少一个器件区域以及与所述至少一个器件区域分开并且没有无源和有源电子部件的连接区域，并包括：半导体基板，具有有源表面和与有源表面相反的非有源表面，集成电路的至少部分设置在半导体基板的有源表面处；电介质层，在半导体基板的有源表面上；金属线，设置在器件区域中的电介质层的上表面上；钝化层，设置在电介质层上并且其中埋设金属线，并具有位于金属线之上的平坦的顶表面；通路，在连接区域中的半导体基板中延伸并电连接到集成电路；以及散热凸块，直接设置在器件区域中的集成电路之上的钝化层的平坦顶表面上并与集成电路电隔离。附图说明图1A是根据本专利技术构思的具有半导体器件的半导体封装的示例的截面图。图1B是根据本专利技术构思的具有半导体器件的半导体封装的示例的示意图或布局。图2A是图1A的半导体封装的芯片堆叠的示例的截面图。图2B是根据本专利技术构思的半导体器件的示例的平面图。图2C是根据本专利技术构思的半导体封装的另一个示例的平面图。图3A、图3B、图3C、图3D、图3E、图3F和图3G是半导体器件在其制造过程中的截面图，并共同地示出根据本专利技术构思的制造半导体器件的方法的示例。图4A、图4B和图4C是半导体器件在其制造过程中的各阶段期间的截面图，并示出根据本专利技术构思的制造半导体器件的方法的另一示例。具体实施方式图1A示出根据本专利技术构思的半导体封装1000的示例。参照图1A，半导体封装1000可以是高带宽存储器(HBM)模块，其包括封装基板1600、安装在封装基板1600上的芯片堆叠1100和集成电路芯片1200、以及包封芯片堆叠1100和集成电路芯片1200的外模塑层1400。半导体封装1000还可以包括提供在封装基板1600上的中介板(interposer)1500。中介板1500可以使芯片堆叠1100和集成电路芯片1200彼此电连接并电连接到封装基板1600。半导体封装1000还可以包括提供在外模塑层1400上的热辐射板1700。热辐射板1700可以将半导体封装1000中产生的热排放到外面。封装基板1600可以是印刷电路板并可以包括多个外部端子1650。多个连接端子1550可以提供在中介板1500和封装基板1600之间，中介板1500和封装基板1600通过该多个连接端子1550而彼此电连接。集成电路芯片1200可以包括中央处理单元(CPU)、图形处理单元(GPU)、系统芯片(SoC)等。多个内部端子1250可以提供在集成电路芯片1200和中介板1500之间。集成电路芯片1200可以通过内部端子1250电连接到中介板1500和芯片堆叠1100。集成电路芯片1200和芯片堆叠1100可以由提供在中介板1500上的内模塑层1300包封。或者，内模塑层1300可以被省略，并且外模塑层1400可以替代地包封集成电路芯片1200和芯片堆叠1100。集成电路芯片1200的顶表面1200s和芯片堆叠1100的顶表面1100s可以位于彼此相同的水平面处或在彼此不同的水平面处。例如，集成电路芯片1200的顶表面1200s和芯片堆叠1100的顶表面1100s可以是共平面的。图1B示意性地示出根据本专利技术构思的半导体封装的示例。参照图1B，可以提供多个芯片堆叠1100。例如，两个芯片堆叠1100可以彼此相邻地设置在集成电路芯片1200的相反两侧的每个上。每个芯片堆叠1100可以包括垂直地堆叠在缓冲器件上的多个半导体器件，并将在下面参照图2A讨论。每个半导体器件可以具有连接区域以及与焊盘区域分开的至少一个器件区域。半导体器件的构成该半导体器件的IC的有源和/或无源电子部件位于器件区域中，而用于将IC连接到外部器件的通路(例如贯穿电极)位于连接区域中。连接区域(在下文称为“焊盘区域”)可以没有构成IC的任何电子部件(有源或无源)。半导体封装1000可以具有在从几Gbps至几十Gbps的范围内的带宽，并可以在实践中用于图形卡、手机、计算机、平板等。在图1B中，CPU和GPU可以被统称为xPU。图2A详细地示出图1A的半导体封装的芯片堆叠的示例。参照图2A，芯片堆叠1100可以包括缓冲器件20、垂直地堆叠在缓冲器件20上的多个半导体器件10、以及位于缓冲器件20上并包封半导体器件10的模塑层30。缓冲器件20可以包括逻辑芯片，该逻辑芯片将在缓冲器件20和半导体器件10之间传输的信号分支。缓冲器件20可以提供有多个连接端子25，缓冲器件20通过所述多个连接端子25电连接到图1A的半导体封装1000的中介板1500。半导体器件10可以是半导体存储芯片。半导体器件10可以包括堆叠在缓冲器件20上的第一半导体存储芯片11、第二半导体存储芯片12、第三半导体存储芯片13和第四半导体存本文档来自技高网...

【技术保护点】
1.一种半导体器件，具有焊盘区域以及与所述焊盘区域分开的至少一个单元区域，并包括：半导体基板，具有有源表面和与所述有源表面相反的非有源表面；多个金属线的排布，在所述半导体基板的所述有源表面上；多个凸块，在所述至少一个单元区域中；第一钝化层，覆盖所述多个金属线并具有非平坦的顶表面，该非平坦的顶表面具有由所述多个金属线的所述排布规定的轮廓；以及第二钝化层，在所述第一钝化层的所述非平坦的顶表面上并具有平坦的顶表面，其中所述凸块设置在所述第二钝化层的所述平坦的顶表面上。

【技术特征摘要】
2018.02.08 KR 10-2018-00157061.一种半导体器件，具有焊盘区域以及与所述焊盘区域分开的至少一个单元区域，并包括：半导体基板，具有有源表面和与所述有源表面相反的非有源表面；多个金属线的排布，在所述半导体基板的所述有源表面上；多个凸块，在所述至少一个单元区域中；第一钝化层，覆盖所述多个金属线并具有非平坦的顶表面，该非平坦的顶表面具有由所述多个金属线的所述排布规定的轮廓；以及第二钝化层，在所述第一钝化层的所述非平坦的顶表面上并具有平坦的顶表面，其中所述凸块设置在所述第二钝化层的所述平坦的顶表面上。2.如权利要求1所述的半导体器件，其中所述第一钝化层和所述第二钝化层由各自的绝缘材料形成，并且所述各自的绝缘材料具有彼此不同的成分。3.如权利要求2所述的半导体器件，其中所述第一钝化层包括硅氮化物层，并且所述第二钝化层包括硅氧化物层。4.如权利要求1所述的半导体器件，其中所述多个凸块包括在所述半导体器件中被电隔离的多个虚设凸块。5.如权利要求1所述的半导体器件，还包括延伸穿过所述半导体器件的所述焊盘区域中的所述半导体基板的多个贯穿电极，其中所述多个凸块都不电连接到所述多个贯穿电极中的任一个。6.如权利要求5所述的半导体器件，还包括在所述半导体器件的所述焊盘区域中的所述第二钝化层上并电连接到所述多个贯穿电极的多个电凸块。7.如权利要求1所述的半导体器件，其中当在平面图中看时，所述焊盘区域线性地延伸跨过所述半导体基板的中心，并且所述至少一个单元区域包括在所述焊盘区域的相反两侧的多个单元区域。8.一种半导体器件，具有焊盘区域以及与所述焊盘区域分开的至少一个单元区域，并包括：半导体基板，具有有源表面和与所述有源表面相反的非有源表面；多个金属线，在所述半导体基板的所述有源表面上；多个凸块，在所述至少一个单元区域中；第一钝化层，覆盖所述多个金属线并包括第一绝缘材料；以及第二钝化层，包括第二绝缘材料并具有平坦的顶表面，所述第二绝缘材料具有与所述第一绝缘材料的成分不同的成分，其中所述凸块设置在所述第二钝化层的所述平坦的顶表面上，并且所述第一钝化层和所述第二钝化层具有非平坦的界面。9.如权利要求8所述的半导体器件，其中所述第一钝化层的所述第一绝缘材料包括硅氮化物，并且所述第二钝化层的所述第二绝缘材料包括硅氧化物。10.如权利要求8所述的半导体器件，还包括在所述半导体器件的所述单元区域中的存储单元以及延伸穿过所述半导体器件的所述焊盘区域中的所述半导体基板的多个贯穿电极。11.如权利要求10所述的半导体器件，还包括多个电凸块，该多个电凸块在所述第二钝化层上、位于所述半导体器件的所述焊盘区域中并电连接到所述多个贯穿电极。12.如权利要求8所述的半导体器件，其中所述凸块是与所述半导体器件的所述单元区域中的电路电隔离的热凸块。13.如权利要求8所述的半导体器件，其中所述多个凸块直接设置在所述第二钝化层的所述平坦的顶表面上。14.如权利要求8所述的半导体器件，其中所述多个凸块中的每个包括：金属柱，在所述第二钝化层的所述平坦的顶表面上；和盖层，覆盖所述金属柱。15.如权利要求8所述的...

【专利技术属性】
技术研发人员：金泳龙，白承德，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR