半导体器件的制作方法技术

本发明专利技术提供了一种半导体器件的的制作方法，包括：提供一半导体结构，所述半导体结构包括：衬底、位于所述衬底上的有源区和浅沟槽隔离结构；在所述半导体结构表面依次形成氮化硅层和介质隔离层；研磨所述介质隔离层；依次刻蚀浅沟槽隔离结构上的所述介质隔离层和所述氮化硅层直到所述半导体结构的表面形成接触孔。在本发明专利技术提供的半导体器件的制作方法中，减少了在掩膜层上单独打孔这一步骤，因此，可以减少一层光罩，从而减少了材料和工时，同时，本发明专利技术形成的接触孔仍然可以减少掩膜层对半导体结构表面的应力。

Fabrication of Semiconductor Devices

【技术实现步骤摘要】
半导体器件的制作方法
本专利技术涉及半导体
，尤其是涉及一种半导体器件的制作方法。
技术介绍
半导体器件制作过程中，硅表面形成的氮化硅会产生应力，这个应力对硅表面会有影响，因此，需要减少氮化硅对硅表面的应力的影响。现有技术中，通过在氮化硅层上打孔，从而减少氮化硅的应力。具体步骤是，在硅表面形成氮化硅层之后，通过一层光罩，在氮化硅表面形成多个小孔，但是额外的增加这个步骤和增加这个光罩，非常浪费材料和时间。
技术实现思路
本专利技术的目的在于提供一种半导体器件的制作方法，能节省材料并且能释放掩膜层应力。为了达到上述目的，本专利技术提供了一种半导体器件的制作方法，包括：提供一半导体结构，所述半导体结构包括衬底、位于所述衬底上的有源区和浅沟槽隔离结构；在所述半导体结构表面依次形成氮化硅层和介质隔离层；研磨所述介质隔离层；依次刻蚀浅沟槽隔离结构上的所述介质隔离层和所述氮化硅层直到所述半导体结构的表面形成接触孔。可选的，在所述的二极管的制作方法中，所述有源区包括：P型半导体结构、位于所述P型半导体结构上的外延层和位于所述外延层上的N形半导体结构。可选的，在所述的二极管的制作方法中，所述接触孔的个数为多个。可选的，在所述的二极管的制作方法中，形成接触孔之后，所述半导体器件的制作方法还包括：在所述介质隔离层上形成一金属层。可选的，在所述的二极管的制作方法中，形成一金属层后，所述半导体器件的制作方法还包括：刻蚀所述金属层形成小孔，所述小孔与所述接触孔的位置、形状和大小均一致。可选的，在所述的二极管的制作方法中，所述介质隔离层的材料为正硅酸乙酯。可选的，在所述的二极管的制作方法中，所述金属层的材料为铝。可选的，在所述的二极管的制作方法中，刻蚀浅沟槽隔离结构上的所述金属层、所述介质隔离层和所述氮化硅层形成接触孔所使用的方法为：干法刻蚀。可选的，在所述的二极管的制作方法中，对所述金属层进行版图刻蚀。可选的，在所述的二极管的制作方法中，所述衬底包括硅衬底。在本专利技术提供的半导体器件的制作方法中，减少了在掩膜层上单独打孔这一步骤，因此，可以减少一层光罩，从而减少了材料和工时，同时，本专利技术形成的接触孔仍然可以减少掩膜层对半导体结构表面的应力。附图说明图1是本专利技术实施例的半导体器件的制作方法的流程图；图2至图4是本专利技术实施例的半导体器件的制作方法的剖面示意图；图中：110-半导体结构、111-衬底、112-p外延层、113-n型半导体、114-浅沟槽隔离结构、115-P型阱区、120-掩膜层、130-介质隔离层、140-接触孔、150-金属层。具体实施方式下面将结合示意图对本专利技术的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。请参照图1，本专利技术提供了一种半导体器件的制作方法，包括：S11：提供一半导体结构，所述半导体结构包括衬底、位于所述衬底上的有源区和浅沟槽隔离结构；S12：在所述半导体结构表面依次形成氮化硅层和介质隔离层；S13：研磨所述介质隔离层；S14：依次刻蚀浅沟槽隔离结构上的所述介质隔离层和所述氮化硅层直到所述半导体结构的表面形成接触孔。请参照图2，提供一半导体结构110，半导体结构110包括一硅衬底111，衬底111通过外延生长形成的p外延层112，在p型外延层112上形成的n型半导体113。在所述p外延层上112和n型半导体113上形成的浅沟槽隔离结构114，之后通过离子注入形成的P型阱区115。请参照图3，依次在半导体结构110表面形成一掩膜层120和介质隔离层130，并研磨介质隔离层130，掩膜层120的材料可以是氮化硅，介质隔离层130的材料可以是TEOS(正硅酸乙酯)。请继续参照图3，在位于浅沟槽隔离结构114处的硅表面上形成接触孔140，依次刻蚀介质隔离层130和掩膜层120直到半导体结构110的表面，刻蚀的接触孔140可以有多个，接触孔140越多，掩膜层120对半导体结构110的表面的应力能得到更多的释放。接触孔140的具体个数，和接触孔140之间的距离，根据掩膜层120的尺寸具体确定。现有技术中，在半导体结构110的表面形成掩膜层之后，掩膜层会对半导体结构110的表面产生应力，对半导体结构110的表面产生影响。为了减少应力，在掩膜层形成之后在掩膜层上刻蚀多个小孔用于释放应力，之后再在掩膜层上形成介质隔离层和金属层，但是在掩膜层上刻蚀小孔需要一层光罩，比较浪费材料和工时。本专利技术实施例中，在半导体结构表面上直接形成掩膜层120和介质隔离层130，直接刻蚀三层形成多个接触孔140，接触孔140不但可以用于后面的金属层的连接，也可以释放掩膜层对半导体结构表面的应力。减少了在掩膜层上刻蚀形成小孔这一步骤，减少了一层光罩的浪费。请参照图4，形成接触孔140后，继续在介质隔离层130上形成一层金属层150，金属层150的材料可以是铝，对金属层150进行刻蚀，在接触孔140上继续刻蚀金属层150形成小孔，所述小孔与所述接触孔140的位置、形状和大小均一致。刻蚀浅沟槽隔离结构上的金属层、介质隔离层和氮化硅层形成接触孔140所使用的方法可采用干法刻蚀。对金属层150表面进行刻蚀，形成版图。在本专利技术实施例中，半导体器件可以是二极管。综上，在本专利技术实施例提供的半导体器件的制作方法中，减少了在掩膜层上单独打孔这一步骤，因此，可以减少一层光罩，从而减少了材料和工时，同时，本专利技术形成的接触孔仍然可以减少掩膜层对半导体结构表面的应力。上述仅为本专利技术的优选实施例而已，并不对本专利技术起到任何限制作用。任何所属
的技术人员，在不脱离本专利技术的技术方案的范围内，对本专利技术揭露的技术方案和
技术实现思路
做任何形式的等同替换或修改等变动，均属未脱离本专利技术的技术方案的内容，仍属于本专利技术的保护范围之内。本文档来自技高网...

【技术保护点】
1.一种半导体器件的制作方法，其特征在于，包括：提供一半导体结构，所述半导体结构包括衬底、位于所述衬底上的有源区和浅沟槽隔离结构；在所述半导体结构表面依次形成氮化硅层和介质隔离层；研磨所述介质隔离层；依次刻蚀浅沟槽隔离结构上的所述介质隔离层和所述氮化硅层直到所述半导体结构的表面形成接触孔。

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，包括：提供一半导体结构，所述半导体结构包括衬底、位于所述衬底上的有源区和浅沟槽隔离结构；在所述半导体结构表面依次形成氮化硅层和介质隔离层；研磨所述介质隔离层；依次刻蚀浅沟槽隔离结构上的所述介质隔离层和所述氮化硅层直到所述半导体结构的表面形成接触孔。2.如权利要求1所述的半导体器件的制作方法，其特征在于，所述有源区包括：P型半导体结构、位于所述P型半导体结构上的外延层和位于所述外延层上的N形半导体结构。3.如权利要求1所述的半导体器件的制作方法，其特征在于，所述接触孔的个数为多个。4.如权利要求1所述的半导体器件的制作方法，其特征在于，形成接触孔之后，所述半导体器件的制作方法还包括：在所述介质隔离层上形成一金属...

【专利技术属性】
技术研发人员：令海阳，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31