一种闪存器件的制造方法技术

本申请提供一种闪存器件的制造方法，衬底上形成有浮栅层，浮栅层上形成有图案化的栅堆叠层，栅堆叠层一侧为擦除栅区，另一侧为字线区，在栅堆叠层的侧壁上可以形成沿着侧壁由内至外依次层叠的N个子侧墙，去除字线区的侧墙，以擦除栅区的侧墙为掩蔽，进行浮栅层的刻蚀，以形成浮栅，这样，在每一次阶梯成形工艺中可以去除一个子侧墙，并以剩下的子侧墙为掩蔽，各向异性刻蚀去除部分厚度的浮栅，依次进行M次阶梯成形工艺，去除剩余的子侧墙，以在擦除栅区一侧的浮栅中形成阶梯结构，由于擦除栅区一侧的浮栅为阶梯结构，则擦除栅区一侧的浮栅具有更多的尖角，这样在擦除栅上施加电压，将更容易擦除浮栅中的电子，擦除效率得以提高。

A Manufacturing Method of Flash Memory Devices

【技术实现步骤摘要】
一种闪存器件的制造方法
本申请涉及半导体领域，特别涉及一种闪存器件的制造方法。
技术介绍
随着半导体技术的不断发展，存储器得到了广泛的应用。浮栅型闪存是一种非易失性存储器，具有集成度高、存储速度快、易于擦除和重写等优点。而随着闪存的应用越来越广泛，将闪存嵌入其他的应用系统芯片中成为闪存发展的另一个主要方向，在嵌入式的闪存中，通常采用分立栅的闪存器件，其具有低编程电压、编程效率高的优点，分立栅的闪存器件中的浮栅为非对称结构，一侧的浮栅伸出控制栅一部分，该侧浮栅的侧面将形成擦除栅。在该闪存器件中，通过在擦除栅上施加偏压，擦除浮栅中存储的电子，擦除的效率是衡量器件性能的重要指标。
技术实现思路
有鉴于此，本申请的目的在于提供一种闪存器件的制造方法，提高闪存器件的擦除效率。为实现上述目的，本申请有如下技术方案：本申请实施例提供了一种闪存器件的制造方法，包括：提供衬底，所述衬底上形成有浮栅层，所述浮栅层上形成有图案化的栅堆叠层，所述栅堆叠层包括依次层叠的隔离层和控制栅，所述栅堆叠层一侧为擦除栅区、另一侧为字线区；在所述栅堆叠层的侧壁上形成侧墙，所述侧墙包括沿所述侧壁由内至外依次层叠的N个子侧墙，所述N≥2且为自然数；去除所述字线区的侧墙，并以所述擦除栅区的侧墙为掩蔽，进行所述浮栅层的刻蚀，以形成浮栅；依次进行M次阶梯成形工艺，以在所述擦除栅区一侧的浮栅中形成阶梯结构，所述M≤N-1，其中，第m次阶梯成形工艺包括：去除第N+1-m个子侧墙，并以剩余的子侧墙为掩蔽，各向异性刻蚀去除部分厚度的浮栅，所述m从1至M；去除剩余的子侧墙。可选的，在所述去除第N+1-m个子侧墙的步骤中，所述第N+1-m个子侧墙与剩余的子侧墙具有刻蚀选择性。可选的，在所述栅堆叠层的侧壁上形成侧墙之前，所述栅堆叠层的侧壁上还形成有绝缘层。可选的，所述在所述栅堆叠层的侧壁上形成侧墙，包括：依次进行N个子侧墙的侧墙工艺，以在所述栅堆叠层的侧壁上形成所述侧墙。可选的，所述浮栅层与衬底之间还形成有栅介质层，在所述以所述擦除栅区的侧墙为掩蔽，进行所述浮栅层的刻蚀的步骤中，还包括：去除所述浮栅之外的栅介质层。可选的，该方法还包括：形成遂穿氧化层，所述遂穿氧化物层覆盖所述擦除栅区一侧浮栅暴露的表面；在所述擦除栅区上形成与所述遂穿氧化物层相接的擦除栅，以及在所述字线区形成字线。可选的，所述各向异性刻蚀为反应离子刻蚀。可选的，所述N为2，所述M为1。可选的，第1个子侧墙的材料为氧化硅和氮化硅中的一种，第2个子侧墙的材料为氧化硅和氮化硅中的另一种。本申请实施例提供了一种闪存器件的制造方法，衬底上形成有浮栅层，浮栅层上形成有图案化的栅堆叠层，栅堆叠层包括依次层叠的隔离层和控制栅，栅堆叠层一侧为擦除栅区，另一侧为字线区，在栅堆叠层的侧壁上可以形成侧墙，侧墙包括沿着侧壁由内至外依次层叠的N个子侧墙，N≥2且为自然数，去除字线区的侧墙，以擦除栅区的侧墙为掩蔽，进行浮栅层的刻蚀，以形成浮栅，这样，在每一次阶梯成形工艺中可以去除一个子侧墙，并以剩下的子侧墙为掩蔽，各向异性刻蚀去除部分厚度的浮栅，依次进行M次阶梯成形工艺，去除剩余的子侧墙，以在擦除栅区一侧的浮栅中形成阶梯结构。在本申请实施例中，可以通过为擦除栅施加电压进行浮栅中电子的擦除，由于擦除栅区一侧的浮栅为阶梯结构，则擦除栅区一侧的浮栅具有更多的尖角，这样在擦除栅上施加电压，将更容易擦除浮栅中的电子，擦除效率得以提高。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。图1示出了根据本申请实施例的闪存器件的制造方法的流程示意图；图2-9示出了根据本申请实施例的制造方法形成闪存器件的过程中器件剖面示意图。具体实施方式为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。正如
技术介绍
中的描述，在嵌入式的闪存中，通常采用分立栅的闪存器件，而分立栅的闪存器件中的浮栅为非对称结构，一侧的浮栅伸出控制栅一部分，构成突出结构(overhang)，该侧浮栅的侧面将形成擦除栅，擦除栅与突出结构的距离较近，以便在擦除栅上施加电压，从而擦除浮栅中的电子。在该闪存器件中，对浮栅中存储的电子的擦除效率，是衡量器件性能的重要指标。然而，随着分立栅的闪存器件的应用越来越广泛，对闪存器件的擦除效率的要求也随之提高，专利技术人经过研究发现，浮栅的形貌对闪存器件的擦除效率有很大的影响。为此，本申请实施例提供了一种闪存器件的制造方法，衬底上形成有浮栅层，浮栅层上形成有图案化的栅堆叠层，栅堆叠层包括依次层叠的隔离层和控制栅，栅堆叠层一侧为擦除栅区，另一侧为字线区，在栅堆叠层的侧壁上可以形成侧墙，侧墙包括沿着侧壁由内至外依次层叠的N个子侧墙，N≥2且为自然数，去除字线区的侧墙，以擦除栅区的侧墙为掩蔽，进行浮栅层的刻蚀，以形成浮栅，这样，在每一次阶梯成形工艺中可以去除一个子侧墙，并以剩下的子侧墙为掩蔽，各向异性刻蚀去除部分厚度的浮栅，依次进行M次阶梯成形工艺，去除剩余的子侧墙，以在擦除栅区一侧的浮栅中形成阶梯结构。在本申请实施例中，可以通过为擦除栅施加电压进行浮栅中电子的擦除，由于擦除栅区一侧的浮栅为阶梯结构，则擦除栅区一侧的浮栅具有更多的尖角，这样在擦除栅上施加电压，将更容易擦除浮栅中的电子，擦除效率得以提高。为了更好地理解本申请的技术方案和技术效果，以下将结合流程图1和附图2-9对具体的实施例进行详细的描述。参考图1所示，为本申请实施例提供的一种闪存器件的制造方法的流程图，该方法包括以下步骤：S101，提供衬底100，参考图2所示。在本申请实施例中，衬底100可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，SiliconOnInsulator)或GOI(绝缘体上锗，GermaniumOnInsulator)等。在其他实施例中，衬底100还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为其他外延结构，例如SGOI(绝缘体上锗硅)等。所述衬底100可以已经形成有隔离区(图未示出)，隔离区可以包括二氧化硅或其他可以分开器件的有源区的材料。在本实施例中，所述衬底100为体硅衬底。在衬底100上形成有浮栅层103'，浮栅层103'例如可以是多晶硅层。在本申请实施例中，浮栅层103'与衬底100之间还形成有栅介质层102，栅介质层102可以是氧化硅，可以通过热氧化工艺形成。在浮栅层103'上形成有图案化本文档来自技高网...

【技术保护点】
1.一种闪存器件的制造方法，其特征在于，包括：提供衬底，所述衬底上形成有浮栅层，所述浮栅层上形成有图案化的栅堆叠层，所述栅堆叠层包括依次层叠的隔离层和控制栅，所述栅堆叠层一侧为擦除栅区、另一侧为字线区；在所述栅堆叠层的侧壁上形成侧墙，所述侧墙包括沿所述侧壁由内至外依次层叠的N个子侧墙，所述N≥2且为自然数；去除所述字线区的侧墙，并以所述擦除栅区的侧墙为掩蔽，进行所述浮栅层的刻蚀，以形成浮栅；依次进行M次阶梯成形工艺，以在所述擦除栅区一侧的浮栅中形成阶梯结构，所述M≤N‑1，其中，第m次阶梯成形工艺包括：去除第N+1‑m个子侧墙，并以剩余的子侧墙为掩蔽，各向异性刻蚀去除部分厚度的浮栅，所述m从1至M；去除剩余的子侧墙。

【技术特征摘要】
1.一种闪存器件的制造方法，其特征在于，包括：提供衬底，所述衬底上形成有浮栅层，所述浮栅层上形成有图案化的栅堆叠层，所述栅堆叠层包括依次层叠的隔离层和控制栅，所述栅堆叠层一侧为擦除栅区、另一侧为字线区；在所述栅堆叠层的侧壁上形成侧墙，所述侧墙包括沿所述侧壁由内至外依次层叠的N个子侧墙，所述N≥2且为自然数；去除所述字线区的侧墙，并以所述擦除栅区的侧墙为掩蔽，进行所述浮栅层的刻蚀，以形成浮栅；依次进行M次阶梯成形工艺，以在所述擦除栅区一侧的浮栅中形成阶梯结构，所述M≤N-1，其中，第m次阶梯成形工艺包括：去除第N+1-m个子侧墙，并以剩余的子侧墙为掩蔽，各向异性刻蚀去除部分厚度的浮栅，所述m从1至M；去除剩余的子侧墙。2.根据权利要求1所述的制造方法，其特征在于，在所述去除第N+1-m个子侧墙的步骤中，所述第N+1-m个子侧墙与剩余的子侧墙具有刻蚀选择性。3.根据权利要求1所述的制造方法，其特征在于，在所述栅堆叠层的侧壁上形成侧墙之前，所述栅堆...

【专利技术属性】
技术研发人员：张超然，周俊，李赟，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北,42