集成增强型和耗尽型的HEMT制造技术

本实用新型专利技术涉及本申请提出一种集成增强型和耗尽型的HEMT，包括：衬底；位于所述衬底上的缓冲层；位于所述缓冲层上的第一势垒层和位于第一势垒层上并覆盖部分第一势垒层的第二势垒层，其中，所述第一势垒层的厚度为1nm‑30nm；位于所述第一势垒层上的第一源极、第一漏极和第一栅极以及位于所述第二势垒层上的第二源极、第二漏极和第二栅极。本申请提出一种集成增强型和耗尽型的HEMT可以将增强型和耗尽型晶体管集成在一起，有利于增加氮化镓HEMT器件的用途，提高电路的特性，并且为实现单片集成高速数字/模拟混合信号射频电路奠定了基础。

Integrated Enhanced and Depleted HEMT

【技术实现步骤摘要】
集成增强型和耗尽型的HEMT
本技术涉及半导体制造
，特别是涉及一种集成增强型和耗尽型的HEMT。
技术介绍
作为第三代半导体材料的代表，氮化镓(GaN)具有许多优良的特性，高临界击穿电场、高电子迁移率、高二维电子气浓度和良好的高温工作能力等。基于氮化镓的第三代半导体结构，如高电子迁移率晶体管(HEMT)、异质结构场效应晶体管(HFET)等已经得到了应用，尤其在射频、微波等需要大功率和高频率的领域具有明显优势。GaNHEMT主要是应用于通讯行业和电力电子行业，但它在高速数字电路和混合信号领域也有独特的优势。GaNHEMT具有出色的高温稳定性，可以大幅度降低电路在热源和温场控制方面的成本。而GaN的宽禁带特征使得它同时具备高电子饱和速度和高击穿电压，使器件可以在更高的电压之下工作，而这可以提高电路的驱动能力。因此，与传统的硅技术相比，使用GaNHEMT基的数字电路能够满足在大电流电压摆幅和在严酷环境下工作的能力，使得其在相应的领域有潜在的巨大应用。要实现GaNHEMT基的数字电路，就必须实现高性能的氮化镓基的E/DHEMT单片集成。相对于常规的D-mode(耗尽型)GaNHEMT,E-mode(增强型)GaNHEMT比较难以制造。而E-modGaNHEMT不仅仅是实现DCFL逻辑的需要，而且其性能对电路的特性也起着至关重要的作用。因此，在E-modGaNHEMT难以制造的基础上，实现增强型和耗尽型HEMT的单片集成就更加困难。
技术实现思路
本申请提出一种集成增强型和耗尽型的HEMT，包括：衬底；位于所述衬底上的缓冲层；位于所述缓冲层上的第一势垒层和位于第一势垒层上并覆盖部分第一势垒层的第二势垒层，其中，所述第一势垒层的厚度为1nm-30nm；位于所述第一势垒层上的第一源极、第一漏极和第一栅极以及位于所述第二势垒层上的第二源极、第二漏极和第二栅极。在一个实施例中，所述第一势垒层和第二势垒层的总厚度不超过100nm。在一个实施例中，所述第二势垒层的厚度为1nm-99nm。在一个实施例中，所述介质层材料为氮化硅、二氧化硅和氮氧化硅中的任意一种。本技术所提出的集成增强型和耗尽型的HEMT，可以将增强型和耗尽型晶体管集成在一起，有利于增加氮化镓HEMT器件的用途，提高电路的特性，并且为实现单片集成高速数字/模拟混合信号射频电路奠定了基础。附图说明图1为一个实施例所提出的集成增强型和耗尽型HEMT的结构图；图2为一个实施所提出的集成增强型和耗尽型HEMT的制造方法流程图。图3-图6为制造一个实施例的集成增强型和耗尽型HEMT的示意图。具体实施方式以下结合附图和具体实施例对本技术提出的集成增强型和耗尽型的HEMT作进一步详细说明。根据下面说明和权利要求书，本技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本技术实施例的目的。本技术中，在“形成在另一层上的层”中，可以意味着在另一层上方形成层，但不一定层与另一层直接物理或电接触(例如，可以存在一个或多个其他层在两层之间)。然而，在一些实施例中，“在......上形成”可以表示层与另一层的顶面的至少一部分直接物理接触。本实施例所述的提出的集成增强型和耗尽型HEMT的结构如图1所示，包括：衬底1，位于所述衬底1上的缓冲层2、位于所述缓冲层2上的第一势垒层3和位于所述第一势垒层3上并覆盖部分第一势垒层3的第二势垒层5。所述衬底1材料包括但不限于Si、Sic、GaN或蓝宝石等。所述缓冲层2材料可以为GaN、InN、AlN、AlGaN,InGaN等三族金属氮化物。所述缓冲层2为金属面极性。例如所述缓冲层材料为GaN，则为Ga极性的GaN缓冲层。所述缓冲层2与所述第一势垒层3相接触的表面形成有二维电子气，具有高电子迁移率和高电子密度，作为导电沟道使器件导通。所述第一势垒层3可以是三元或者四元的氮化物化合物半导体合金，例如AlGaN、InGaN等，厚度为1nm-30nm，具体厚度取决于三元或者四元金属材料所占组份，例如AlGaN中Al的组份。所述第二势垒层5可以是三元或者四元的氮化物化合物半导体合金，可以与所述第一势垒层3材料相同，也可以不同。在一个实施例中，所述第一势垒层材料可以是AlGaN，所述第二势垒层材料可以是InGaN。所述第二势垒层的厚度为1nm-99nm。所示第一势垒层3与所述第二势垒层5的厚度之和不超过100nm。所述第一势垒层3上设有第一源极6、第一漏极7和第一栅极8，所述第一栅极8位于所述第一源极6和第一漏极7之间。所述第一源极6和第一漏极7可以为Ti，Pt，Au，W，Ni中的任意一种或多种金属的组合。所述第一栅极8可以是镍/金或者铂/金构成的金属叠层。所述第二势垒层5上设有第二源极9、第二漏极10和第二栅极11，所述第二栅极11位于所述第二源极9和第二漏极10之间。所述第二源极9和第二漏极10可以为Ti，Pt，Au，W，Ni中的任意一种或多种金属的组合。所述第二栅极11可以是镍/金或者铂/金构成的金属叠层。在势垒层比较薄时，在栅极不施加电压的情况下，也可以将沟道里的二维电子气截断，而当栅极施加正向电压的时候，沟道才开始导通，这样就可以实现增强型场效应管。因此，所述第一栅极8、第一源极6和第一漏极7以及对应下方的第一势垒层3、缓冲层2和衬底1构成增强型晶体管。所述第二栅极11、第二源极9和第二漏极10以及对应下方的第二势垒层5、第一势垒层3、缓冲层2和衬底1构成耗尽型晶体管。在本实施例中，所述第一势垒层的厚度需要满足增强型晶体管的要求，所述第二势垒层与第一势垒层的厚度之和需要满足耗尽型晶体管的要求。本实施例所提供的集成增强型和耗尽型的HEMT，可以将增强型和耗尽型晶体管集成在一起，有利于增加氮化镓HEMT器件的用途，提高电路的特性，并且为实现单片集成高速数字/模拟混合信号射频电路奠定了基础。相应的，本申请还提出一种集成增强型和耗尽型HEMT的制造方法，请参考图2-图6，所述方法包括：S10：提供衬底，并在所述衬底上依次形成缓冲层和第一势垒层。具体的，如图3所示，所述衬底1材料包括但不限于Si、SiC、GaN或蓝宝石等。所述缓冲层2材料可以为GaN、InN、AlN、AlGaN,InGaN等金属氮化物。所述缓冲层2为金属面极性。例如所述缓冲层2材料为GaN，则为Ga极性的GaN缓冲层。所述缓冲层2与所述第一势垒层3相接触的表面形成有二维电子气，具有高电子迁移率和高电子密度，作为导电沟道使器件导通。所述第一势垒层3可以是三元或者四元的氮化物化合物半导体合金，例如AlGaN、InGaN等，厚度为1nm-30nm。为了生长外延层，可以先用化学试剂如丙酮和甲醇清洗所述衬底表面，然后利用氮气干燥，再通过金属有机化学气相沉积或者分子束外延或者直流溅射的方法，在气体环境(氢气或者氮气或者氢气氮气混合气体)或者真空将衬底加热到一定温度(可以是100℃-120℃)，通过控制通入不同元素的气体源，以分别生长形成缓冲层和势垒层。例如，在上述过程中，先通入包含镓源的气体和氨气形成缓冲层，再在此基础上，通入包含铝源的气体，形成第一势垒层。可以通过控制生长的时间控制所述第一势垒层的厚度。所本文档来自技高网...

【技术保护点】
1.一种集成增强型和耗尽型的HEMT，其特征在于，包括：衬底；位于所述衬底上的缓冲层；位于所述缓冲层上的第一势垒层和位于第一势垒层上并覆盖部分第一势垒层的第二势垒层，其中，所述第一势垒层的厚度为1nm‑30nm；位于所述第一势垒层上的第一源极、第一漏极和第一栅极以及位于所述第二势垒层上的第二源极、第二漏极和第二栅极。

【技术特征摘要】
1.一种集成增强型和耗尽型的HEMT，其特征在于，包括：衬底；位于所述衬底上的缓冲层；位于所述缓冲层上的第一势垒层和位于第一势垒层上并覆盖部分第一势垒层的第二势垒层，其中，所述第一势垒层的厚度为1nm-30nm；位于所述第一势垒层上的第一源极、第一漏极和第一栅极以及位于...

【专利技术属性】
技术研发人员：倪贤锋，范谦，何伟，
申请(专利权)人：苏州汉骅半导体有限公司，
类型：新型
国别省市：江苏,32