一种非易失性存储器及其编程方法技术

本发明专利技术涉及一种非易失性存储器，包括：存储单元阵列，包括多个存储单元；控制器，配置为：对所述多个存储单元中的第一存储单元施加第一编程信号；验证所述第一存储单元的阈值电压是否达到第一阈值电压；当所述第一存储单元的电压达到第一阈值电压时，验证所述第一存储单元的阈值电压是否达到第二阈值电压，所述第二阈值电压大于所述第一阈值电压；当所述第一存储单元的阈值电压未达到第二阈值电压时，对所述第一存储单元施加第二编程信号。本发明专利技术提高了位于阈值电压分布下边界的存储单元的阈值电压，使每个编程态的分布更窄，增加读窗口的宽度，提高了非易失性存储器对电荷损失造成的读窗口变小的容忍度。

A Nonvolatile Memory and Its Programming Method

【技术实现步骤摘要】
一种非易失性存储器及其编程方法
本专利技术涉及半导体器件的
，尤其涉及一种非易失性存储器及其编程方法。
技术介绍
半导体存储器可以包括易失性存储器(volatilememory，VM)和非易失性存储器(nonvolatilememory，NVM)。易失性存储器通常可以作为操作系统或其他正在运行程序的临时存储介质，如内存。当电源关闭时，易失性存储器不能保留数据。非易失性存储器则用于存储需长期保留的数据，如硬盘。在突然断电或关闭电源的时候，非易失性存储器仍会保留数据。非易失性存储器的示例包括闪存(Flashmemory)、只读存储器ROM或电可擦出可编程只读EEPROM等。对NAND闪存编程，即施加给存储单元不同的阈值电压，让不同数量的电子进入到存储单元中，以实现不同的数据格式表达。以多级存储单元(MLC)技术为例，可以具有四种不同的数据格式，包括00、01、10和11，则施加给存储单元的阈值电压应具有四种不同的状态，也就是四种阈值态。其中，数据格式为11时对应于擦除，此时存储单元所处的阈值态可以称为擦除态；数据格式为其他三种时对应于编程，此时存储单元所处的阈值态可以称为编程态。目前用于NAND闪存的编程方式是增量步进脉冲编程(IncrementalStepPulseProgramming,ISPP)。图1A和1B分别给出了增量步进脉冲编程的方法流程示意图和脉冲步进示意图。参考图1A所示，在对NAND闪存进行编程时是以页(page)为单位，对于一页里面的某个存储单元来说，先用一个具备起始电压的编程脉冲对该存储单元进行编程；然后利用一个验证脉冲验证该存储单元是否被编写到了目标阈值电压，该目标阈值电压对应于某一种编程态；如果没有达到，则以一定的步进增加编程电压，并用该电压对该存储单元进行下一次的编程，再利用一个验证脉冲验证该存储单元是否被编写到了目标阈值电压，重复上述的过程，直到该存储单元被编写到了目标阈值电压；然后，该存储单元会被抑制，不再编程。当该页内所有的存储单元都被编写到目标阈值电压的时候，整个编程过程就结束了。参考图1B所示，编程电压110以一定的步进逐步增加，在每一个编程电压110的后面都紧跟着一个验证脉冲120。当验证结果得到该存储单元已经被编写到了目标阈值电压，则该存储单元的编程结束，用一个编程抑制电压130对该存储单元进行编程抑制。图1C示出了编程过程中存储单元的阈值电压分布的变化图。其中，坐标系的横轴为电压值，纵轴为存储单元的数目。参考图1C所示，编程次数沿横轴的方向向右逐渐增加，每一次编程都对应于存储单元的一个阈值电压分布图。理论上，该阈值电压分布呈正态分布。图1C仅为示例，不用于限制阈值电压分布的实际形态。由图1C可见，随着编程次数的增加，存储单元的整体电压逐步增加。在此过程中，当一部分存储单元达到目标电压阈值时，这部分存储单元就会被编程抑制，使整个阈值电压分布的宽度变窄。直到最后，所有存储单元都达到目标电压阈值，则编程结束。不同的阈值态对应于不同的阈值电压分布图。在编程结束后，对于应该到达某一阈值态的多个存储单元来说，其阈值电压应该都分布在大于目标阈值电压的范围内。然而，在实际中，总会有一些存储单元的阈值电压低于目标阈值电压，使该阈值电压的整体分布变宽。如图1D所示，假设在t0时刻，所有存储单元的阈值电压都达到了目标电压阈值。在之后的t1时刻，一部分存储单元的阈值降低，导致该阈值电压的分布变宽并向左移动；再到之后的t2时刻，更多部分存储单元的电压降低，导致该阈值电压的分布进一步变宽及向左移动。经过研究发现，造成这种现象的一部分原因是由于一些存储单元发生了快速的电荷泄漏。具体地，在编程过程中，进入存储单元的一部分电子存储在了该存储单元的隧穿层或者存储层的浅能级，这些电子很快会跑掉并回到沟道中，也就是发生泄漏。在实际的产品中，情况可能更加复杂，但最后所反映出来的结果都是造成了整个阈值电压的分布变宽。图1E是MLC闪存存储器在不同阈值态下的阈值电压分布图。MLC闪存存储器共有四种状态，包括阈值电压最低的擦除态P0，对应逻辑值为11，记为P0：11，和三种编程态，按照阈值电压从低到高分别为P1：10，P2：00和P3：01。图1E仅为示例，对于不同该型号和生产厂家的存储器来说，存储器的阈值态和逻辑值的对应关系可能是不同的。参考图1E所示，每一个阈值态都对应于一个阈值电压分布，并且理想情况下这些阈值电压分布之间是不重叠的。各个阈值电压分布之间的不重叠的部分被称为分布边缘(Distributionmargin)。在读取存储单元时，读取参考电压(Ref1、Ref2、Ref3)的取值位于该分布边缘中。因此，若每个阈值电压分布越窄，则对应的分布边缘越大，则不同阈值态之间的读窗口越大；反之，读窗口越小，容易导致读取错误。
技术实现思路
本专利技术所要解决的技术问题是提供一种非易失性存储器及其编程方法，使每个编程态的分布更窄，增加读窗口。本专利技术为解决上述技术问题而采用的技术方案是提出一种非易失性存储器，包括：存储单元阵列，包括多个存储单元；控制器，配置为：对所述多个存储单元中的第一存储单元施加第一编程信号；验证所述第一存储单元的阈值电压是否达到第一阈值电压；当所述第一存储单元的电压达到第一阈值电压时，验证所述第一存储单元的阈值电压是否达到第二阈值电压，所述第二阈值电压大于所述第一阈值电压；当所述第一存储单元的阈值电压未达到第二阈值电压时，对所述第一存储单元施加第二编程信号。进一步地，所述多个存储单元具有多个编程态，所述第一阈值电压对应所述多个编程态的任意一个。进一步地，当所述第一存储单元的阈值电压达到第二阈值电压时，对所述第一存储单元所在的选中位线施加编程抑制信号。进一步地，所述第二阈值电压小于所述第一存储单元所在编程态的阈值电压分布中的最大阈值电压。进一步地，用于验证所述第一存储单元的阈值电压是否达到第二阈值电压的第二验证信号，紧随用于验证所述第一存储单元的阈值电压是否达到第一阈值电压的第一验证信号，或者与所述第一验证信号之间相隔一个或多个验证信号。进一步地，所述控制器还配置为对所述第一存储单元施加第二编程信号的同时，对所述第一存储单元所在的选中位线施加电压值介于编程抑制信号和参考电位之间的中间电压。进一步地，所述控制器配置为对所述第一存储单元施加第二编程信号之后，不经编程验证而结束对所述第一存储单元所在编程态的编程。进一步地，所述第二编程信号的幅值高于使得所述第一存储单元的阈值电压达到第一阈值电压的第一编程信号。进一步地，所述第一编程信号和所述第二编程信号均为步进式脉冲，所述第二编程信号紧接使得所述第一存储单元的阈值电压达到第一阈值电压的第一编程信号。本专利技术为解决上述技术问题还提出一种非易失性存储器的编程方法，所述非易失性存储器包括存储单元阵列，所述存储单元阵列包括多个存储单元，所述方法包括以下步骤：对所述多个存储单元中的第一存储单元施加第一编程信号；验证所述第一存储单元的阈值电压是否达到第一阈值电压；当所述第一存储单元的电压达到第一阈值电压时，验证所述第一存储单元的阈值电压是否达到第二阈值电压，所述第二阈值电压大于所述第一阈值电压；当所述第一存储单元的阈值电压未达到第二阈值电压时，对所述第一本文档来自技高网...

【技术保护点】
1.一种非易失性存储器，包括：存储单元阵列，包括多个存储单元；控制器，配置为：对所述多个存储单元中的第一存储单元施加第一编程信号；验证所述第一存储单元的阈值电压是否达到第一阈值电压；当所述第一存储单元的电压达到第一阈值电压时，验证所述第一存储单元的阈值电压是否达到第二阈值电压，所述第二阈值电压大于所述第一阈值电压；当所述第一存储单元的阈值电压未达到第二阈值电压时，对所述第一存储单元施加第二编程信号。

【技术特征摘要】
1.一种非易失性存储器，包括：存储单元阵列，包括多个存储单元；控制器，配置为：对所述多个存储单元中的第一存储单元施加第一编程信号；验证所述第一存储单元的阈值电压是否达到第一阈值电压；当所述第一存储单元的电压达到第一阈值电压时，验证所述第一存储单元的阈值电压是否达到第二阈值电压，所述第二阈值电压大于所述第一阈值电压；当所述第一存储单元的阈值电压未达到第二阈值电压时，对所述第一存储单元施加第二编程信号。2.如权利要求1所述的非易失性存储器，其特征在于，所述多个存储单元具有多个编程态，所述第一阈值电压对应所述多个编程态的任意一个。3.如权利要求1所述的非易失性存储器，其特征在于，当所述第一存储单元的阈值电压达到第二阈值电压时，对所述第一存储单元所在的选中位线施加编程抑制信号。4.如权利要求1所述的非易失性存储器，其特征在于，所述第二阈值电压小于所述第一存储单元所在编程态的阈值电压分布中的最大阈值电压。5.如权利要求1所述的非易失性存储器，其特征在于，用于验证所述第一存储单元的阈值电压是否达到第二阈值电压的第二验证信号，紧随用于验证所述第一存储单元的阈值电压是否达到第一阈值电压的第一验证信号，或者与所述第一验证信号之间相隔一个或多个验证信号。6.如权利要求1所述的非易失性存储器，其特征在于，所述控制器还配置为对所述第一存储单元施加第二编程信号的同时，对所述第一存储单元所在的选中位线施加电压值介于编程抑制信号和参考电位之间的中间电压。7.如权利要求1所述的非易失性存储器，其特征在于，所述控制器配置为对所述第一存储单元施加第二编程信号之后，不经编程验证而结束对所述第一存储单元所在编程态的编程。8.如权利要求1所述的非易失性存储器，其特征在于，所述第二编程信号的幅值高于使得所述第一存储单元的阈值电压达到第一阈值电压的第一编程信号。9.如权利要求1所述的非易失性存储器，其特征在于，所述第一编程信号和所述第二编程信号均为步进式脉冲，所述第二编程信号紧接使得所述第一存储单元的阈值电压达到第一阈值电压的第一...

【专利技术属性】
技术研发人员：刘红涛，黄莹，魏文喆，李达，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42