【技术实现步骤摘要】
时钟分配电路和包括其的半导体器件相关申请的交叉引用本申请要求于2018年2月9日提交的申请号为10-2018-0016550的韩国专利申请的优先权,该申请通过引用整体并入本文。
各种实施例总体而言涉及一种半导体器件,更具体地,涉及一种时钟分配电路和包括时钟分配电路的半导体器件。
技术介绍
半导体器件包括用于将外部时钟信号分配给各种内部电路的时钟分配电路,所述外部时钟信号包括从主机提供的时钟信号。时钟分配电路包括用于接收外部时钟信号并且处理或重新传输接收到的时钟信号以使得时钟信号可以用在内部电路中的逻辑电路,并且逻辑电路可以根据偏置电压操作。因此,为了提高半导体器件的操作效率和性能,需要有效地控制提供给逻辑电路的偏置电压的电平。
技术实现思路
在一个实施例中,可以提供一种时钟分配电路。所述时钟分配电路可以包括:数据时钟发生电路,其被配置为利用外部时钟信号来产生内部时钟信号。所述时钟分配电路可以被配置为:经由第一电路接收所述内部时钟信号,并且将所述内部时钟信号经由耦接到全局线的第二电路分配给所述时钟分配电路的外部。提供给所述第一电路和所述数据时钟发生电路的第一偏置电压与提供给所述第二电路的第二偏置电压可以彼此独立地被控制。在一个实施例中,可以提供一种时钟分配电路。所述时钟分配电路可以包括:数据时钟发生电路,其被配置为根据第一偏置电压利用外部时钟信号来产生内部时钟信号。所述时钟分配电路可以包括:全局分配电路,其被配置为根据所述第一偏置电压和第二偏置电压将所述内部时钟信号经由全局线分配给所述时钟分配电路的外部。所述时钟分配电路可以包括:偏置发生电路,其被配置为根据多个 ...
【技术保护点】
1.一种时钟分配电路,包括:数据时钟发生电路,其被配置为利用外部时钟信号来产生内部时钟信号;以及全局分配电路,其被配置为:经由第一电路接收所述内部时钟信号,并且经由耦接到全局线的第二电路将所述内部时钟信号分配给所述时钟分配电路的外部,其中,提供给所述第一电路和所述数据时钟发生电路的第一偏置电压与提供给所述第二电路的第二偏置电压彼此独立地被控制。
【技术特征摘要】
2018.02.09 KR 10-2018-00165501.一种时钟分配电路,包括:数据时钟发生电路,其被配置为利用外部时钟信号来产生内部时钟信号;以及全局分配电路,其被配置为:经由第一电路接收所述内部时钟信号,并且经由耦接到全局线的第二电路将所述内部时钟信号分配给所述时钟分配电路的外部,其中,提供给所述第一电路和所述数据时钟发生电路的第一偏置电压与提供给所述第二电路的第二偏置电压彼此独立地被控制。2.根据权利要求1所述的时钟分配电路,其中,所述数据时钟发生电路包括:接收器,其被配置为接收所述外部时钟信号并且输出接收到的信号;以及分频器,其被配置为将所述接收器的输出分频并且输出分频的信号作为第一内部时钟信号。3.根据权利要求1所述的时钟分配电路,其中,所述全局分配电路的第一电路包括中继器,所述中继器被配置为重新传输所述内部时钟信号,以及其中,所述全局分配电路包括一个或更多个第二电路,并且所述第二电路每个都包括缓冲器,所述缓冲器被配置为将所述中继器的输出信号经由所述全局线分配给所述时钟分配电路的外部。4.根据权利要求3所述的时钟分配电路,其中,提供给所述中继器的所述第一偏置电压和提供给多个所述缓冲器的所述第二偏置电压彼此独立地被控制。5.一种时钟分配电路,包括:数据时钟发生电路,其被配置为根据第一偏置电压利用外部时钟信号来产生内部时钟信号;全局分配电路,其被配置为根据所述第一偏置电压和第二偏置电压将所述内部时钟信号经由全局线分配给所述时钟分配电路的外部;以及偏置发生电路,其被配置为根据多个偏置码来产生处于独立的电平的所述第一偏置电压和所述第二偏置电压。6.根据权利要求5所述的时钟分配电路,其中,所述数据时钟发生电路包括:接收器,其被配置为:根据所述第一偏置电压来接收所述外部时钟信号,并且输出接收到的信号;以及分频器,其被配置为:根据所述第一偏置电压将所述接收器的输出分频,并且输出分频的信号作为第一内部时钟信号。7.根据权利要求5所述的时钟分配电路,其中,所述全局分配电路包括:中继器,其被配置为根据所述第一偏置电压来重新传输所述内部时钟信号;以及多个缓冲器,所述多个缓冲器被配置为根据所述第二偏置电压将所述中继器的输出信号经由所述全局线分配给所述时钟分配电路的外部。8.根据权利要求5所述的时钟分配电路,其中,所述偏置发生电路包括:第一数模转换器,其被配置为将第一偏置码转换为所述第一偏置电压;以及第二数模转换器,其被配置为将第二偏置码转换为所述第二偏置电压。9.一种半导体器件,包括:多个DQ阵列;多个局部网络,所述多个局部网络被配置为将经由全局线传输的内部时钟信号分配给所述多个DQ阵列;以及时钟分配电路,其包括第一电路和第二电路,所述时钟分配电路被配置为将所述内部时钟信号分配给所述全局线,所述内部时钟信号基于外部时钟信号而产生,其中,第二偏置电压被提供给直接耦接到所述全局线...
【专利技术属性】
技术研发人员:张修宁,权大汉,李根一,黄奎栋,
申请(专利权)人:爱思开海力士有限公司,
类型:发明
国别省市:韩国,KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。