防黑屏电路及方法、驱动电路、显示装置制造方法及图纸

本发明专利技术公开了一种防黑屏电路及方法、驱动电路、显示装置，属于显示技术领域。所述防黑屏电路应用于显示器的驱动电路，所述驱动电路包括集成电源管理电路、电平转换电路和计数器控制寄存器，所述防黑屏电路包括：确定子电路，被配置为确定在所述计数器控制寄存器输出的多路时钟信号中，是否存在两路以上时钟信号同时为有效电平；控制子电路，被配置为在所述确定子电路确定出存在两路以上时钟信号同时为有效电平时，切断所述集成电源管理电路向所述电平转换电路输出的栅极高电平和栅极低电平信号，避免了液晶显示器开机黑屏现象。

Black screen circuit and method, driving circuit and display device

【技术实现步骤摘要】
防黑屏电路及方法、驱动电路、显示装置
本专利技术涉及显示
，特别涉及一种防黑屏电路及方法、驱动电路、显示装置。
技术介绍
随着显示技术的发展和人民物质水平的提高，对显示器各方面的要求也越来越高。针对现有产品，消除各种显示不良是提高产品质量的重要途径。当前的液晶显示产品，尤其是大尺寸液晶显示产品，容易存在开机或者低温状态下黑屏现象。
技术实现思路
本专利技术实施例提供了一种防黑屏电路及方法、驱动电路、显示装置，能够解决液晶显示产品存在的开机黑屏问题。所述技术方案如下：一方面，本专利技术实施例提供了一种防黑屏电路，所述防黑屏电路应用于显示器的驱动电路，所述驱动电路包括集成电源管理电路PMIC、电平转换L/S电路和计数器控制寄存器TCON，所述L/S电路分别与所述PMIC和所述TCON电连接，所述防黑屏电路包括：确定子电路，被配置为确定在在所述TCON输出的多路时钟信号中，是否存在两路以上时钟信号同时为有效电平；控制子电路，被配置为在所述确定子电路确定出存在两路以上时钟信号同时为有效电平时，切断所述PMIC向所述L/S电路输出的VGH和VGL信号。在本专利技术实施例的一种实现方式中，所述确定子电路，包括：多路模数转换器，所述多路模数转换器与所述多路时钟信号一一对应设置，被配置为将所述多路时钟信号由模拟信号转换为数字信号；处理器件，被配置为根据所述多路时钟信号转换成的数字信号，确定是否存在两路以上时钟信号同时为有效电平。在本专利技术实施例的一种实现方式中，所述控制子电路包括：第一开关，所述第一开关包括VGH输入端、输出端和控制端；所述第一开关的控制端和所述确定子电路的输出端电连接，所述第一开关的输出端和L/S电路电连接；第二开关，所述第二开关包括VGL输入端、输出端和控制端；所述第二开关的控制端和所述确定子电路的输出端电连接，所述第二开关的输出端和L/S电路电连接。在本专利技术实施例的一种实现方式中，所述控制子电路，还被配置为在所述确定子电路确定出不存在两路以上时钟信号同时为有效电平时，控制所述PMIC向所述L/S电路输出VGH和VGL信号。在本专利技术实施例的一种实现方式中，所述防黑屏电路还包括阻抗匹配子电路，所述阻抗匹配子分别与所述控制子电路、所述确定子电路、所述集成电源管理电路和电平转换电路电连接。另一方面，本专利技术实施例还提供了一种驱动电路，所述驱动电路包括如前任一项所述的防黑屏电路。另一方面，本专利技术实施例还提供了一种显示装置，所述显示装置包括如前所述的驱动电路。另一方面，本专利技术实施例还提供了一种防黑屏方法，所述方法应用于显示器的驱动电路，所述驱动电路包括PMIC、L/S电路和TCON，所述L/S电路分别与所述PMIC和所述TCON电连接，所述方法包括：确定在所述TCON输出的多路时钟信号中，是否存在两路以上时钟信号同时为有效电平；在确定出存在两路以上时钟信号同时为有效电平时，切断所述PMIC向所述L/S电路输出的栅极高电平和栅极低电平信号。在本专利技术实施例的一种实现方式中，所述确定在所述TCON输出的多路时钟信号中，是否存在两路以上时钟信号同时为有效电平，包括：将所述多路时钟信号由模拟信号转换为数字信号；根据所述多路时钟信号转换成的数字信号，确定是否存在两路以上时钟信号同时为有效电平。在本专利技术实施例的一种实现方式中，所述在确定出存在两路以上时钟信号同时为有效电平时，切断所述PMIC向所述L/S电路输出的栅极高电平和栅极低电平信号，包括：向第一开关和第二开关输出第一控制信号，所述第一控制信号用于控制所述第一开关和所述第二开关断开；所述第一开关包括VGH输入端、输出端和控制端，所述第二开关包括VGL输入端、输出端和控制端，所述第一开关和所述第二开关的控制端均用于接收所述控制信号，所述第一开关的输出端和所述第二开关的输出端均与L/S电路电连接。本专利技术实施例提供的技术方案带来的有益效果是：在本专利技术实施例中，通过确定TCON输出的多路时钟信号中是否存在两路以上时钟信号同时为有效电平，在同时存在两路以上时钟信号同时为有效电平时，切断PMIC向L/S电路输出的VGH和VGL信号，使得在同时存在两路以上时钟信号同时为有效电平时，L/S电路无法接收到VGH和VGL，进而无法输出VGH和VGL给栅极驱动电路，这使得栅极驱动电路在存在两路以上的时钟信号同时为有效电平时，不会同时给多行像素单元输出栅极导通电平，进而驱动多行像素单元同时工作，避免了PMIC触发过载保护，避免了开机(或者低温状态下)黑屏现象。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是一种驱动电路的部分示意图；图2是本专利技术实施例提供的防黑屏电路的结构框图；图3是本专利技术实施例提供的防黑屏电路的详细结构示意图；图4是本专利技术实施例提供的控制子电路的详细结构示意图；图5是本专利技术实施例提供的防黑屏方法的流程图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术实施方式作进一步地详细描述。为了便于理解对本申请提供的方案。下面先对显示器的进行简单说明：显示器包括显示面板和驱动电路。其中，显示面板的作用是发光显示图案，驱动电路用于提供显示面板显示所需的信号，通过这些信号控制显示面板的工作。显示面板基于显示器类型的不同结构也有所不同，以液晶显示器为例，显示面板包括阵列基板、与阵列基板对盒设置的彩膜基板以及夹设在阵列基板和彩膜基板之间的液晶层。阵列基板包括栅线和数据线，栅线与数据线交叉构成多个子像素区域，子像素区域中设置有薄膜晶体管，薄膜晶体管的栅极连接栅线，薄膜晶体管的源极连接数据线，薄膜晶体管的漏极连接像素电极，通过栅线能够控制薄膜晶体管的通断，从而控制是否将数据线的信号写入像素电极。这里，显示器除了液晶显示器外，还可以是有机发光二极管显示器等其他类型显示器。驱动电路的作用是为栅线和数据线提供信号，从而控制显示面板工作。驱动电路通常包括计数器控制寄存器(TimerControlRegister，TCON)电路、栅极驱动电路和源极驱动电路。其中，TCON电路用于提供支持栅极驱动电路和源极驱动电路工作的多种电压信号，如起始信号(STV)、时钟信号(CLK)、低电平信号(VSS)、降噪电压信号(VDDO/VDDE)等，栅极驱动电路和源极驱动电路采用TCON电路输出的这些信号，分别生成栅极驱动信号和源极驱动信号。其中，TCON电路、源极驱动电路和栅极驱动电路可以分别采用集成电路板实现，栅极驱动电路也可以采用移位寄存器，也即阵列上栅极(GateOnArray，GOA)的方式设置在显示面板上，也即采用显示面板上的移位寄存器单元(GOA单元)作为栅极驱动电路。图1是一种驱动电路的部分示意图，该示意图主要示出了与栅极驱动相关的TCON电路部分，未示出与源极驱动相关的TCON电路部分(如伽马Gamma电路)。参见图1，该驱动电路包括集成电源管理电路(PowerManagementIC，PMIC)10、电平转换(LevelShift，L/S)电路20和TCONIC30(以下简称TCO本文档来自技高网...

【技术保护点】
1.一种防黑屏电路，其特征在于，所述防黑屏电路应用于显示器的驱动电路，所述驱动电路包括集成电源管理电路(10)、电平转换电路(20)和计数器控制寄存器(30)，所述电平转换电路(20)分别与所述集成电源管理电路(10)和所述计数器控制寄存器(30)电连接，所述防黑屏电路包括：确定子电路(51)，被配置为确定在所述计数器控制寄存器(30)输出的多路时钟信号中，是否存在两路以上时钟信号同时为有效电平；控制子电路(52)，被配置为在所述确定子电路(51)确定出存在两路以上时钟信号同时为有效电平时，切断所述集成电源管理电路(10)向所述电平转换电路(20)输出的栅极高电平和栅极低电平信号。

【技术特征摘要】
1.一种防黑屏电路，其特征在于，所述防黑屏电路应用于显示器的驱动电路，所述驱动电路包括集成电源管理电路(10)、电平转换电路(20)和计数器控制寄存器(30)，所述电平转换电路(20)分别与所述集成电源管理电路(10)和所述计数器控制寄存器(30)电连接，所述防黑屏电路包括：确定子电路(51)，被配置为确定在所述计数器控制寄存器(30)输出的多路时钟信号中，是否存在两路以上时钟信号同时为有效电平；控制子电路(52)，被配置为在所述确定子电路(51)确定出存在两路以上时钟信号同时为有效电平时，切断所述集成电源管理电路(10)向所述电平转换电路(20)输出的栅极高电平和栅极低电平信号。2.根据权利要求1所述的防黑屏电路，其特征在于，所述确定子电路(51)，包括：多路模数转换器(511)，所述多路模数转换器与所述多路时钟信号一一对应设置，被配置为将所述多路时钟信号由模拟信号转换为数字信号；处理器件(512)，被配置为根据所述多路时钟信号转换成的数字信号，确定是否存在两路以上时钟信号同时为有效电平。3.根据权利要求1或2所述的防黑屏电路，其特征在于，所述控制子电路(52)包括：第一开关(521)，所述第一开关(521)包括栅极高电平输入端、输出端和控制端；所述第一开关(521)的控制端和所述确定子电路(51)的输出端电连接，所述第一开关(521)的输出端和所述电平转换电路(20)电连接；第二开关(522)，所述第二开关(522)包括栅极低电平输入端、输出端和控制端；所述第二开关(522)的控制端和所述确定子电路(51)的输出端电连接，所述第二开关(522)的输出端和所述电平转换电路(20)电连接。4.根据权利要求1或2所述的防黑屏电路，其特征在于，所述控制子电路(52)，还被配置为在所述确定子电路(51)确定出不存在两路以上时钟信号同时为有效电平时，控制所述集成电源管理电路(10)向所述电平转换电路(...

【专利技术属性】
技术研发人员：翁彬，许炜泽，翁祖伟，赖意强，
申请(专利权)人：京东方科技集团股份有限公司，福州京东方光电科技有限公司，
类型：发明
国别省市：北京,11