栅极驱动电路及触控显示装置制造方法及图纸

一种栅极驱动电路单元、栅极驱动电路、显示屏及显示装置，包括触控存储部分用于响应一第一同步信号TP1，在扫描采样阶段接收并存储一起始电压信号，在触控感应阶段保持该起始电压信号，并响应一第二同步信号TP2，将起始电压信号发送出去；驱动部分用于接收起始电压信号，以将栅极电位提至高电平，并响应第一时钟信号CK1，输出扫描信号GN，扫描信号GN能够反馈到栅极电位，将栅极电位自举上拉，以加快扫描信号GN的输出；低电平维持部分用于响应第三时钟信号CK3，将扫描信号GN下拉并维持至低电平，以及用于响应一开启信号，将扫描信号GN下拉并维持至低电平，开启信号由触控存储部分将第一时钟信号CK1的高电平耦合至低电平维持部分的一内部节点PN所产生。

Gate Driving Circuit and Touch Display Device

【技术实现步骤摘要】
栅极驱动电路及触控显示装置
本申请涉及显示
，特别涉及一种栅极驱动电路单元、栅极驱动电路及触控显示屏。
技术介绍
近年来，由于薄膜晶体管(thin-filmtransistor，TFT)集成的栅极驱动电路能够减少外围IC及其连接线数量、减少显示模组边框、降低制备成本，薄膜晶体管集成的栅极驱动电路被广泛地应用在移动显示器中。虽然过去较长时间内TFT被认为不适合用于集成电路的设计，这是因为常用的TFT为单一导电类型的器件、导通电流较低及器件稳定性差；但是当采用了多时钟信号、利用电压自举的电路结构和动态电路设计之后，能够实现性能较高的TFT集成的栅极驱动电路。近年来的研究和生产实践表明，无论是对于驱动能力较强的多晶硅薄膜晶体管或金属-氧化物薄膜晶体管，还是对于驱动能力较弱的非晶硅薄膜晶体管或有机薄膜晶体管，采用TFT实现的集成在显示面板内的栅极驱动电路能够明显地提高显示效果。在现代显示面板的设计中，系统集成式面板(system-on-panel)日益成为发展的趋势。在SoP面板上不仅包括了显示阵列部分，还包括了各式传感模块，传感模块包括触控传感、指纹识别、图像传感等，而这些传感模块也可以与显示部分一样，形成传感阵列的形态。对于配置传感模块的显示面板来说，传感模块与显示阵列的操作存在着相互的干扰，以内置了触控传感阵列的显示面板为例，显示阵列的图像数据的写入过程与触控行为的读出过程之间容易发生相互的干扰，产生的后果可能是显示图像上的线缺陷。为了解决显示器驱动和触控读出之间的干扰问题，需要通过分时工作的方法(TimeDivisionMethod,TDM)将触控感应阶段均匀地插入一个显示帧中，即在驱动阶段输出扫描信号进行像素扫描，在触摸阶段停止扫描信号输出，在触摸阶段结束后再继续输出扫描信号对像素扫描。栅极驱动电路的非扫描时段，预留给触控读出电路。因此，对于具有TDM模式的内置式触控显示屏来说，相应的栅极驱动电路应提供N组断续式栅极扫描信号，N为大于1的正整数，以在触摸阶段结束后继续输出扫描信号对像素进行扫描，而不再是传统的逐行扫描方式。为解决传感模块与显示阵列操作存在相互干扰的问题，SoP型显示面板普遍需要TDM的工作模式。对于传统的逐行扫描方式的集成栅极驱动电路，至少需要一个起始脉冲信号STV，对于提供N组断续式栅极扫描信号的集成栅极驱动电路来说，在触摸阶段结束后再继续输出扫描信号对像素扫描时，则再需要一个起始脉冲信号，等效于每一组栅极驱动电路都要有一个起始脉冲信号，则至少需要N组起始脉冲信号。如果不结合TFT集成栅极驱动电路的特点，做出合理的电路设计，那么仅仅起始脉冲信号数量的增加所带来的外围电路，以及其连接线复杂程度的增加，就足以抵消TFT集成栅极驱动电路本身可能带来的减少外围IC及其连接线数量、减少显示模组边框、降低制备成本的好处。为解决这一矛盾，目前亟需设计一种新的栅极驱动电路结构。
技术实现思路
本申请提供一种栅极驱动电路单元、栅极驱动电路、显示屏及显示装置，解决了在适用TDM的工作模式时每一组栅极驱动电路都要有一个起始脉冲信号的问题，减少外围IC及其连接线数量、减少显示模组边框、降低制备成本的好处。根据本申请的第一方面，本申请提供一种栅极驱动电路单元，包括：触控存储部分，用于响应一第一同步信号TP1，在扫描采样阶段接收并存储一起始电压信号，在触控感应阶段保持该起始电压信号，并响应一第二同步信号TP2，在电荷转移阶段将所述起始电压信号发送出去；驱动部分，用于在所述电荷转移阶段接收所述起始电压信号，以将所述驱动部分的栅极电位提至高电平，并响应第一时钟信号CK1，在自举上拉阶段输出扫描信号GN，其中扫描信号GN能够反馈到所述驱动部分的栅极电位，将栅极电位自举上拉，以加快所述扫描信号GN的输出；以及低电平维持部分，用于响应第三时钟信号CK3，在输出下拉阶段将所述扫描信号GN下拉并维持至低电平，以及用于响应一开启信号，在低压维持阶段将所述扫描信号GN下拉并维持至低电平，其中所述开启信号由触控存储部分将第一时钟信号CK1的高电平耦合至所述低电平维持部分的一内部节点PN所产生。在一种实施方式中，所述触控存储部分包括电容C2，所述电容C2用于在低压维持阶段，将所述第一时钟信号CK1的高电平耦合至所述低电平维持部分的一内部节点PN，以产生所述开启信号。在一种实施方式中，所述电容C2还用于在扫描采样阶段接收并存储所述起始电压信号，在触控感应阶段保持该起始电压信号。在一种实施方式中，所述低电平维持部分包括第一下拉部分、第二下拉部分及第三下拉部分，所述第一下拉部分的第一端与所述第二下拉部分的控制端连接，且均连接至所述内部节点PN，所述第一下拉部分的控制端与所述第二下拉部分的第一端及所述第三下拉部分的第一端连接，且均连接至所述扫描信号GN的输入端，用于接收所述扫描信号GN，所述第一下拉部分的第二端与所述第二下拉部分的第二端及所述第三下拉部分的第二端连接，且均连接至低电压输入端VSS；所述第三拉下部分的控制端用于接收所述第三时钟信号CK3；所述第一下拉部分，用于响应所述扫描信号GN，在自举上拉阶段将所述内部节点PN的电位拉低；所述第二下拉部分，用于响应所述开启信号，在低压维持阶段将接收到的所述扫描信号GN下拉并维持至低电平；所述第三下拉部分，用于响应第三时钟信号CK3，在输出下拉阶段将接收到的所述扫描信号GN下拉并维持至低电平。在一种实施方式中，所述触控存储部分还包括晶体管TP1及晶体管TP2，所述晶体管TP1的控制极用于接收所述第一同步信号TP1，所述晶体管TP1的第一极用于接收所述电压起始信号，所述晶体管TP1的第二极分别连接所晶体管TP2的第一极和所述电容C2的第一极；所述晶体管TP2的控制极用于接收所述第二同步信号TP2，所述晶体管TP2的第二极用于输出所述电压起始信号；所述电容C2的第二极用于接收第一时钟信号CK1；或所述触控存储部分还包括所述晶体管TP1、所述晶体管TP2及晶体管TP3，所述晶体管TP1的控制极用于接收所述第一同步信号TP1，所述晶体管TP1的第一极用于接收所述电压起始信号，所述晶体管TP1的第二极分别连接所晶体管TP2的第一极和所述电容C2的第一极；所述晶体管TP2的控制极用于接收所述第二同步信号TP2，所述晶体管TP2的第二极用于输出所述电压起始信号；所述电容C2的第二极用于接收第一时钟信号CK1；所述晶体管TP3用于在输出下拉阶段，响应一输入信号，将一第二时钟信号CK2的高电平耦合至所述驱动部分的栅极电位，以提高所述驱动部分的下拉能力，所述晶体管TP3的控制极用于接收所述输入信号，所述晶体管TP3的第一极用于接收所述第二时钟信号CK2，所述晶体管TP3的第二极连接所述晶体管TP2的第二极；或所述触控存储部分还包括所述晶体管TP1、所述晶体管TP3及晶体管TP4，所述晶体管TP1的控制极用于接收所述第一同步信号TP1，所述晶体管TP1的第一极用于接收所述电压起始信号，所述晶体管TP1的第二极分别连接所晶体管TP4的控制极和所述电容C2的第一极；所述晶体管TP3用于在输出下拉阶段，响应一输入信号，将一第二时钟信号CK2的高电平耦合至所述驱动部分的栅极电位，以提高所述驱动部分的下拉能本文档来自技高网...

【技术保护点】
1.一种栅极驱动电路单元，其特征在于，包括：触控存储部分，用于响应一第一同步信号TP1，在扫描采样阶段接收并存储一起始电压信号，在触控感应阶段保持该起始电压信号，并响应一第二同步信号TP2，在电荷转移阶段将所述起始电压信号发送出去；驱动部分，用于在所述电荷转移阶段接收所述起始电压信号，以将所述驱动部分的栅极电位提至高电平，并响应第一时钟信号CK1，在自举上拉阶段输出扫描信号GN，其中扫描信号GN能够反馈到所述驱动部分的栅极电位，将栅极电位自举上拉，以加快所述扫描信号GN的输出；以及低电平维持部分，用于响应第三时钟信号CK3，在输出下拉阶段将所述扫描信号GN下拉并维持至低电平，以及用于响应一开启信号，在低压维持阶段将所述扫描信号GN下拉并维持至低电平，其中所述开启信号由触控存储部分将第一时钟信号CK1的高电平耦合至所述低电平维持部分的一内部节点PN所产生。

【技术特征摘要】
1.一种栅极驱动电路单元，其特征在于，包括：触控存储部分，用于响应一第一同步信号TP1，在扫描采样阶段接收并存储一起始电压信号，在触控感应阶段保持该起始电压信号，并响应一第二同步信号TP2，在电荷转移阶段将所述起始电压信号发送出去；驱动部分，用于在所述电荷转移阶段接收所述起始电压信号，以将所述驱动部分的栅极电位提至高电平，并响应第一时钟信号CK1，在自举上拉阶段输出扫描信号GN，其中扫描信号GN能够反馈到所述驱动部分的栅极电位，将栅极电位自举上拉，以加快所述扫描信号GN的输出；以及低电平维持部分，用于响应第三时钟信号CK3，在输出下拉阶段将所述扫描信号GN下拉并维持至低电平，以及用于响应一开启信号，在低压维持阶段将所述扫描信号GN下拉并维持至低电平，其中所述开启信号由触控存储部分将第一时钟信号CK1的高电平耦合至所述低电平维持部分的一内部节点PN所产生。2.如权利要求1所述的栅极驱动电路单元，其特征在于，包括：所述触控存储部分包括电容C2，所述电容C2用于在低压维持阶段，将所述第一时钟信号CK1的高电平耦合至所述低电平维持部分的一内部节点PN，以产生所述开启信号。3.如权利要求2所述的栅极驱动电路单元，其特征在于，包括：所述电容C2还用于在扫描采样阶段接收并存储所述起始电压信号，在触控感应阶段保持该起始电压信号。4.如权利要求3所述的栅极驱动电路单元，其特征在于，包括：所述低电平维持部分包括第一下拉部分、第二下拉部分及第三下拉部分，所述第一下拉部分的第一端与所述第二下拉部分的控制端连接，且均连接至所述内部节点PN，所述第一下拉部分的控制端与所述第二下拉部分的第一端及所述第三下拉部分的第一端连接，且均连接至所述扫描信号GN的输入端，用于接收所述扫描信号GN，所述第一下拉部分的第二端与所述第二下拉部分的第二端及所述第三下拉部分的第二端连接，且均连接至低电压输入端VSS；所述第三拉下部分的控制端用于接收所述第三时钟信号CK3；所述第一下拉部分，用于响应所述扫描信号GN，在自举上拉阶段将所述内部节点PN的电位拉低；所述第二下拉部分，用于响应所述开启信号，在低压维持阶段将接收到的所述扫描信号GN下拉并维持至低电平；所述第三下拉部分，用于响应第三时钟信号CK3，在输出下拉阶段将接收到的所述扫描信号GN下拉并维持至低电平。5.如权利要求4所述的栅极驱动电路单元，其特征在于，包括：所述触控存储部分还包括晶体管TP1及晶体管TP2，所述晶体管TP1的控制极用于接收所述第一同步信号TP1，所述晶体管TP1的第一极用于接收所述电压起始信号，所述晶体管TP1的第二极分别连接所晶体管TP2的第一极和所述电容C2的第一极；所述晶体管TP2的控制极用于接收所述第二同步信号TP2，所述晶体管TP2的第二极用于输出所述电压起始信号；所述电容C2的第二极用于接收第一时钟信号CK1；或所述触控存储部分还包括所述晶体管TP1、所述晶体管TP2及晶体管TP3，所述晶体管TP1的控制极用于接收所述第一同步信号TP1，所述晶体管TP1的第一极用于接收所述电压起始信号，所述晶体管TP1的第二极分别连接所晶体管TP2的第一极和所述电容C2的第一极；所述晶体管TP2的控制极用于接收所述第二同步信号TP2，所述晶体管TP2的第二极用于输出所述电压起始信号；所述电容C2的第二极用于接收第一时钟信号CK1；所述晶体管TP3用于在输出下拉阶段，响应一输入信号，将一第二时钟信号CK2的高电平耦合至所述驱动部分的...

【专利技术属性】
技术研发人员：张盛东，廖聪维，黄杰，雷腾腾，杨激文，
申请(专利权)人：北京大学深圳研究生院，
类型：发明
国别省市：广东,44