一种高鲁棒性SPI总线驱动电路制造技术

本实用新型专利技术涉及一种高鲁棒性SPI总线驱动电路，包括一个SPI主设备及N个SPI从设备，N≥1，SPI主设备经由MOSI信号线及MISO信号线与N个SPI从设备相连，SPI主设备的CS端口分别经由不同的CS信号线与N个SPI从设备的CS端口相连，其特征在于，还包括N个施密特触发器，SPI主设备与N个SPI从设备中第n个SPI从设备相连时，n＝1,……,N，SPI主设备的SCLK端口经由SCLK信号线及设于SCLK信号线上的n个施密特触发器与第n个SPI从设备的SCLK端口相连。SPI主设备产生的SPI总线时钟信号通过施密特触发器翻转后驱动SPI从设备，从而提高了SPI总线驱动电路的鲁棒性。

A High Robustness SPI Bus Driver Circuit

【技术实现步骤摘要】
一种高鲁棒性SPI总线驱动电路
本技术涉及一种SPI总线驱动电路。
技术介绍
SPI是串行外设接口(SerialPeripheralInterface)的缩写。SPI是一种高速的、全双工、同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局节省了空间。正是出于这种简单易用的特性，如今越来越多的芯片集成了这种通信协议，比如STM32F207。SPI以主从方式通信，这种模式通常有一个主设备和一个或多个从设备，需要至少4根信号线，如图1所示，它们分别是：(1)MOSI信号线——主机输出/从机输入(MasterOutput/SlaveInput)；(2)MISO信号线——主机输入/从机输出(MasterInput/SlaveOutput)；(3)SCLK信号线——时钟信号，由主设备产生；(4)CS信号线——从设备使能信号，由主设备控制(Chipselect)。其中CS信号线是控制芯片是否被选中的，也就是说只有片选信号为预先规定的使能信号时(高电位或低电位)，对此芯片的操作才有效。这就允许在同一总线上连接多个SPI设备成为可能。SPI是串行通讯总线，也就是说数据是一位一位的传输的。这就是SCLK信号线存在的原因，由SCLK信号线提供时钟脉冲，MOSI信号线及MISO信号线则基于此脉冲完成数据传输。数据输出通过MOSI信号线，数据在时钟上升沿或下降沿时改变，在紧接着的下降沿或上升沿被读取。完成一位数据传输，输入也使用同样原理。这样，在至少8次时钟信号的改变(上沿和下沿为一次)，就可以完成8位数据的传输。SPI主设备和与之通信的从设备的时钟相位和极性应该一致。其一，主设备SPI时钟和极性的配置应该由外设来决定；其二，二者的配置应该保持一致，即主设备的MOSI同从设备的MOSI配置一致，主设备的MISO同从设备的MISO配置一致。因为主从设备是在SCLK的控制下，同时发送和接收数据，并通过2个双向移位寄存器来交换数据。现有的主设备和从设备利用SPI进行通信的方式鲁棒性较差，不能满足有特殊要求的场合的应用。
技术实现思路
本技术的目的是：提供一种具有高鲁棒性的SPI总线驱动电路。为了达到上述目的，本技术的技术方案是提供了一种高鲁棒性SPI总线驱动电路，包括一个SPI主设备及N个SPI从设备，N≥1，SPI主设备经由MOSI信号线及MISO信号线与N个SPI从设备相连，SPI主设备的CS端口分别经由不同的CS信号线与N个SPI从设备的CS端口相连，其特征在于，还包括N个施密特触发器，SPI主设备与N个SPI从设备中第n个SPI从设备相连时，n＝1,……,N，SPI主设备的SCLK端口经由SCLK信号线及设于SCLK信号线上的n个施密特触发器与第n个SPI从设备的SCLK端口相连。在本技术中，SPI主设备产生的SPI总线时钟信号通过施密特触发器翻转后驱动SPI从设备，从而提高了SPI总线驱动电路的鲁棒性，并且SPI主设备的时钟对照从设备的SPI总线时序来实现SPI主设备时钟的正确配置。附图说明图1为现有的SPI总线驱动电路的电路图；图2为本技术的电路原理图。具体实施方式下面结合具体实施例，进一步阐述本技术。应理解，这些实施例仅用于说明本技术而不用于限制本技术的范围。此外应理解，在阅读了本技术讲授的内容之后，本领域技术人员可以对本技术作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。如图2所示，本实施例公开的一种高鲁棒性SPI总线驱动电路，包括一个SPI主设备及三个SPI从设备。SPI主设备与三个SPI从设备的SPI总线的数据传输端口之间通过同一MOSI信号线及MISO信号线相连。SPI主设备的CS端口经由CS信号线0与第一个SPI从设备的CS端口相连。SPI主设备的CS端口经由CS信号线1与第二个SPI从设备的CS端口相连。SPI主设备的CS端口经由CS信号线2与第三个SPI从设备的CS端口相连。SPI主设备的SCLK端口经由SCLK信号线及一个施密特触发器与第一个SPI从设备的SCLK端口相连。SPI主设备的SCLK端口经由SCLK信号线及两个施密特触发器与第二个SPI从设备的SCLK端口相连。SPI主设备的SCLK端口经由SCLK信号线及三个施密特触发器与第三个SPI从设备的SCLK端口相连。本文档来自技高网...

【技术保护点】
1.一种高鲁棒性SPI总线驱动电路，包括一个SPI主设备及N个SPI从设备，N≥1，SPI主设备经由MOSI信号线及MISO信号线与N个SPI从设备相连，SPI主设备的CS端口分别经由不同的CS信号线与N个SPI从设备的CS端口相连，其特征在于，还包括N个施密特触发器，SPI主设备与N个SPI从设备中第n个SPI从设备相连时，n＝1,……,N，SPI主设备的SCLK端口经由SCLK信号线及设于SCLK信号线上的n个施密特触发器与第n个SPI从设备的SCLK端口相连。

【技术特征摘要】
1.一种高鲁棒性SPI总线驱动电路，包括一个SPI主设备及N个SPI从设备，N≥1，SPI主设备经由MOSI信号线及MISO信号线与N个SPI从设备相连，SPI主设备的CS端口分别经由不同的CS信号线与N个SPI从设备的CS端口相连，...

【专利技术属性】
技术研发人员：汤乃传，范美城，胡寒立，郑可可，
申请(专利权)人：上海正泰自动化软件系统有限公司，
类型：新型
国别省市：上海,31