GOA电路制造技术

本发明专利技术提供一种GOA电路。本发明专利技术的GOA电路中，上拉控制模块根据上一级GOA单元的级传信号上拉其与上拉模块及下传模块的连接点也即第一节点的电位以对第一节点的波形进行控制，同时上拉模块及下传模块分别利用两组不同的时钟信号分别控制扫描信号及级传信号的波形，从而能够在改善第一节点的漏电问题的同时，降低扫描信号波形的下降时长，具有较高的可靠性及稳定性。

GOA Circuit

【技术实现步骤摘要】
GOA电路
本专利技术涉及显示
，尤其涉及一种GOA电路。
技术介绍
在显示
，液晶显示装置(LiquidCrystalDisplay，LCD)等平板显示装置已经逐步取代阴极射线管(CathodeRayTube，CRT)显示装置。液晶显示装置具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有市场上的液晶显示器大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlightmodule)。液晶显示面板的工作原理是在薄膜晶体管基板(ThinFilmTransistorArraySubstrate，TFTArraySubstrate)与彩色滤光片(ColorFilter，CF)基板之间灌入液晶分子，并在两片基板上分别施加像素电压和公共电压，通过像素电压和公共电压之间形成的电场控制液晶分子的旋转方向，以将背光模组的光线折射出来产生画面。主动式液晶显示器中，每个像素电性连接一个薄膜晶体管(TFT)，薄膜晶体管的栅极(Gate)连接至水平扫描线，漏极(Drain)连接至垂直方向的数据线，源极(Source)则连接至像素电极。在水平扫描线上施加足够的电压，会使电性连接至该条水平扫描线上的所有TFT打开，从而数据线上的信号电压能够写入像素，控制不同液晶的透光度进而达到控制色彩与亮度的效果。目前主动式液晶显示面板水平扫描线的驱动主要由外接的集成电路板(IntegratedCircuit，IC)来完成，外接的IC可以控制各级水平扫描线的逐级充电和放电。而GOA技术(GateDriveronArray)即阵列基板行驱动技术，是可以运用液晶显示面板的阵列制程将栅极驱动电路制作在TFT阵列基板上，实现对栅极逐行扫描的驱动方式。GOA技术能减少外接IC的焊接(bonding)工序，有机会提升产能并降低产品成本，而且可以使液晶显示面板更适合制作窄边框或无边框的显示产品。现有技术中，GOA电路一般包括多级GOA单元，每一级GOA单元均包括用于为第一节点进行预充电的上拉控制单元、用于受第一节点的电位控制输出扫描信号的上拉单元、用于受第一节点的电位控制输出级传信号的下传单元、用于将第一节点电位及扫描信号电位下拉的下拉模块、用于将第一节点电位及扫描信号电位维持在低电位的下拉维持单元。常见的GOA电路中存在扫描信号波形的下降时长过长以及第一节点漏电导致的电位异常的问题，使得GOA电路的可靠性和稳定性大大降低。
技术实现思路
本专利技术的目的在于提供一种GOA电路，能够缩短扫描信号波形的下降时长，并解决第一节点的漏电问题，具有较高的可靠性及稳定性。为实现上述目的，本专利技术首先提供一种GOA电路，包括多个级联的GOA单元，每一级GOA单元均包括上拉控制模块、上拉模块、下传模块、下拉模块；设N为正整数，除了第一级及最后一级GOA单元外，在第N级GOA单元中，所述上拉控制模块电性连接第一节点并接入第N-1级GOA单元的级传信号，用于根据第N-1级GOA单元的级传信号上拉第一节点的电位；所述上拉模块电性连接第一节点并接入第一时钟信号或第二时钟信号，用于在第一节点的控制下利用第一时钟信号或第二时钟信号输出扫描信号；所述下传模块电性连接第一节点并接入第三时钟信号或第四时钟信号，用于在第一节点的控制下利用第三时钟信号或第四时钟信号输出级传信号；所述下拉模块电性连接第一节点并接入扫描信号、第N+1级GOA单元的扫描信号及恒压低电位，用于在第N+1级GOA单元的扫描信号的控制下将第一节点及扫描信号的电位下拉至恒压低电位。所述第三时钟信号与第四时钟信号反相且占空比均为0.5；所述第一时钟信号与第二时钟信号的占空比相同且均小于0.5并大于0；第三时钟信号的上升沿与第一时钟信号的上升沿同时产生，第四时钟信号的上升沿与第二时钟信号的上升沿同时产生；当第N级GOA单元的上拉模块接入第一时钟信号时其下传模块接入第三时钟信号，当第N级GOA单元的上拉模块接入第二时钟信号时其下传模块接入第四时钟信号；当第N级GOA单元的上拉模块接入第一时钟信号时第N-1级GOA单元的上拉模块接入第二时钟信号；当第N级GOA单元的上拉模块接入第二时钟信号时第N-1级GOA单元的上拉模块接入第一时钟信号。所述第一时钟信号与第二时钟信号的占空比均为0.4。所述上拉控制模块包括第十一薄膜晶体管；所述第十一薄膜晶体管的栅极及源极均接入N-1级GOA单元的级传信号，漏极电性连接第一节点；所述下拉模块包括第三十一薄膜晶体管及第四十一薄膜晶体管；所述第三十一薄膜晶体管的栅极接入第N+1级GOA单元的扫描信号，源极接入扫描信号，漏极接入恒压低电位；所述第四十一薄膜晶体管的栅极接入第N+1级GOA单元的扫描信号，源极电性连接第一节点，漏极接入恒压低电位。在第一级GOA单元中，第十一薄膜晶体管的栅极及源极均接入起始信号；在最后一级GOA单元中，第三十一薄膜晶体管及第四十一薄膜晶体管的栅极均接入起始信号。所述上拉模块包括第二十一薄膜晶体管；所述第二十一薄膜晶体管的栅极电性连接第一节点，源极接入第一时钟信号或第二时钟信号，漏极输出扫描信号。所述下传模块包括第二十二薄膜晶体管，所述第二十二薄膜晶体管的栅极电性连接第一节点，源极接入第三时钟信号或第四时钟信号，漏极输出级传信号。每一级GOA单元还包括下拉维持模块；所述下拉维持模块电性连接第一节点并接入扫描信号及恒压低电位，用于将第一节点及扫描信号的电位维持在恒压低电位。所述下拉维持模块包括第三十二薄膜晶体管、第四十二薄膜晶体管及反相器；所述第三十二薄膜晶体管的栅极电性连接反相器的输出端，源极接入扫描信号，漏极接入恒压低电位；所述第四十二薄膜晶体管的栅极电性连接反相器的输出端，源极电性连接第一节点，漏极接入恒压低电位；所述反相器的输入端电性连接第一节点。每一级GOA单元还包括自举模块；所述自举模块包括电容；所述电容的一端电性连接第一节点，另一端接入扫描信号。本专利技术的有益效果：本专利技术的GOA电路中，上拉控制模块根据上一级GOA单元的级传信号上拉其与上拉模块及下传模块的连接点也即第一节点的电位以对第一节点的波形进行控制，同时上拉模块及下传模块分别利用两组不同的时钟信号分别控制扫描信号及级传信号的波形，从而能够在改善第一节点的漏电问题的同时，降低扫描信号波形的下降时长，具有较高的可靠性及稳定性。附图说明为了能更进一步了解本专利技术的特征以及
技术实现思路
，请参阅以下有关本专利技术的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本专利技术加以限制。附图中，图1为本专利技术的GOA电路的电路图；图2为本专利技术的GOA电路的时序图；图3为本专利技术的GOA电路的第一级GOA单元的电路图；图4为本专利技术的GOA电路的最后一级GOA单元的电路图。具体实施方式为更进一步阐述本专利技术所采取的技术手段及其效果，以下结合本专利技术的优选实施例及其附图进行详细描述。请参阅图1，本专利技术提供一种GOA电路，包括多个级联的GOA单元，每一级GOA单元均包括上拉控制模块100、上拉模块200、下传模块300、下拉模块400。设N为正整数，除了第一级及最后一级GOA单元外，在第N级GOA单元中，所述上拉控制模块100电性连接第一节点Q(N)并接入第N-1级GOA单元的级传信号ST(N-1)，用于根据第N-1本文档来自技高网...

【技术保护点】
1.一种GOA电路，其特征在于，包括多个级联的GOA单元，每一级GOA单元均包括上拉控制模块(100)、上拉模块(200)、下传模块(300)、下拉模块(400)；设N为正整数，除了第一级及最后一级GOA单元外，在第N级GOA单元中，所述上拉控制模块(100)电性连接第一节点(Q(N))并接入第N‑1级GOA单元的级传信号(ST(N‑1))，用于根据第N‑1级GOA单元的级传信号(ST(N‑1))上拉第一节点(Q(N))的电位；所述上拉模块(200)电性连接第一节点(Q(N))并接入第一时钟信号(CK)或第二时钟信号(XCK)，用于在第一节点(Q(N))的控制下利用第一时钟信号(CK)或第二时钟信号(XCK)输出扫描信号(G(N))；所述下传模块(300)电性连接第一节点(Q(N))并接入第三时钟信号(QCK)或第四时钟信号(XQCK)，用于在第一节点(Q(N))的控制下利用第三时钟信号(QCK)或第四时钟信号(XQCK)输出级传信号(ST(N))；所述下拉模块(400)电性连接第一节点(Q(N))并接入扫描信号(G(N))、第N+1级GOA单元的扫描信号(G(N+1))及恒压低电位(VSS)，用于在第N+1级GOA单元的扫描信号(G(N+1))的控制下将第一节点(Q(N))及扫描信号(G(N))的电位下拉至恒压低电位(VSS)。...

【技术特征摘要】
1.一种GOA电路，其特征在于，包括多个级联的GOA单元，每一级GOA单元均包括上拉控制模块(100)、上拉模块(200)、下传模块(300)、下拉模块(400)；设N为正整数，除了第一级及最后一级GOA单元外，在第N级GOA单元中，所述上拉控制模块(100)电性连接第一节点(Q(N))并接入第N-1级GOA单元的级传信号(ST(N-1))，用于根据第N-1级GOA单元的级传信号(ST(N-1))上拉第一节点(Q(N))的电位；所述上拉模块(200)电性连接第一节点(Q(N))并接入第一时钟信号(CK)或第二时钟信号(XCK)，用于在第一节点(Q(N))的控制下利用第一时钟信号(CK)或第二时钟信号(XCK)输出扫描信号(G(N))；所述下传模块(300)电性连接第一节点(Q(N))并接入第三时钟信号(QCK)或第四时钟信号(XQCK)，用于在第一节点(Q(N))的控制下利用第三时钟信号(QCK)或第四时钟信号(XQCK)输出级传信号(ST(N))；所述下拉模块(400)电性连接第一节点(Q(N))并接入扫描信号(G(N))、第N+1级GOA单元的扫描信号(G(N+1))及恒压低电位(VSS)，用于在第N+1级GOA单元的扫描信号(G(N+1))的控制下将第一节点(Q(N))及扫描信号(G(N))的电位下拉至恒压低电位(VSS)。2.如权利要求1所述的GOA电路，其特征在于，所述第三时钟信号(QCK)与第四时钟信号(XQCK)反相且占空比均为0.5；所述第一时钟信号(CK)与第二时钟信号(XCK)的占空比相同且均小于0.5并大于0；第三时钟信号(QCK)的上升沿与第一时钟信号(CK)的上升沿同时产生，第四时钟信号(XQCK)的上升沿与第二时钟信号(XCK)的上升沿同时产生；当第N级GOA单元的上拉模块(200)接入第一时钟信号(CK)时其下传模块(300)接入第三时钟信号(QCK)，当第N级GOA单元的上拉模块(200)接入第二时钟信号(XCK)时其下传模块(300)接入第四时钟信号(XQCK)；当第N级GOA单元的上拉模块(200)接入第一时钟信号(CK)时第N-1级GOA单元的上拉模块(200)接入第二时钟信号(XCK)；当第N级GOA单元的上拉模块(200)接入第二时钟信号(XCK)时第N-1级GOA单元的上拉模块(200)接入第一时钟信号(CK)。3.如权利要求2所述的GOA电路，其特征在于，所述第一时钟信号(CK)与第二时钟信号(XCK)的占空比均为0.4。4.如权利要求1所述的GOA电路，其特征在于，所述上拉控制模块(100)包括第十一薄膜晶体管(T11)；所述第十一薄膜晶...

【专利技术属性】
技术研发人员：陈帅，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东,44