用于可编程逻辑器件的快速启动系统和方法技术方案

本公开涉及用于可编程逻辑器件的快速启动系统和方法，特别地涉及可编程逻辑器件(PLD)、相应的方法、包括指令的非暂时性机器可读存储介质以及相应的系统。提供了用于实施可编程逻辑器件(PLD)的快速启动的各种技术。在示例中，方法包括：接收与PLD相关联的配置数据。该PLD包括：配置存储器单元的阵列，包括分别与PLD的逻辑结构和I/O结构相关联的逻辑块存储器单元和输入/输出(I/O)块存储器单元。该方法还包括：用配置数据来对I/O块存储器单元的子集进行编程；以及提供用于激活与I/O结构的一部分相关联的功能的唤醒信号。该方法还包括：用配置数据来对阵列中的剩余配置存储器单元进行编程，其中，剩余配置存储器单元至少包括逻辑块存储器单元的子集。

A Fast Start-up System for Programmable Logic Devices

【技术实现步骤摘要】
用于可编程逻辑器件的快速启动系统和方法相关申请的交叉引用本专利申请要求于2017年12月29日提交的美国临时专利申请62/612,265的优先权和权益，其所有内容通过引用整体并入本文。
本专利技术一般地涉及可编程逻辑器件，并且更具体地涉及用于这种器件的快速启动技术。
技术介绍
可以利用用于实施所期望功能的各种用户设计来配置可编程逻辑器件(PLD)(例如，现场可编程门阵列(FPGA)、复杂可编程逻辑器件(CPLD)、现场可编程片上系统(FPSC)、或者其他类型的可编程器件)。通常，将用户设计被合成并且被映射到可配置资源中，通过非限制性示例的方式，包括：可编程逻辑门、查找表(LUT)、嵌入式硬件、互连、和/或在特定PLD中可用的其他类型的资源。然后可以确定针对被合成并且被映射的用户设计的物理布局和路由以生成针对特定PLD的配置数据。所生成的配置数据被加载到PLD的配置存储器中以实施可编程逻辑门、LUT、嵌入式硬件、互连、和/或其他类型的可配置资源。加载的配置数据会花费相当大量的时间。因此，需要针对加载的配置数据和PLD操作的改进技术。
技术实现思路
根据各种实施例，提供了一种方法，包括：接收与可编程逻辑器件(PLD)相关联的配置数据，其中PLD包括配置存储器单元的阵列，配置存储器单元的阵列包括与PLD的逻辑结构相关联的多个逻辑块存储器单元、以及与PLD的输入/输出(I/O)结构相关联的多个I/O块存储器单元；利用配置数据的第一部分来对I/O块存储器单元的子集进行编程；提供用于唤醒与I/O结构的一部分相关联的功能的第一唤醒信号，I/O结构的一部分与I/O块存储器单元的子集相关联；利用配置数据的第二部分来对阵列的剩余配置存储器单元进行编程，其中剩余配置存储器单元包括逻辑块存储器单元的至少一个子集；以及提供用于唤醒与逻辑结构的至少一部分相关联的功能的第二唤醒信号，逻辑结构的一部分与逻辑块存储器单元的子集相关联。根据各种实施例，该方法还包括：响应于第一唤醒信号，将I/O结构的一部分从配置模式转换为快速启动操作模式，以及响应于第二唤醒信号，将I/O结构的一部分从快速启动操作模式转换为系统操作模式，并且将逻辑结构的一部分从配置模式转换为系统操作模式。根据各种实施例，该方法还包括：响应于第一唤醒信号，由I/O结构的一部分提供第一功能；在转换到系统操作模式之后的预定的时间量内，由I/O结构的一部分维持第一功能；以及在预定的时间量之后，由I/O结构的一部分提供第二功能。根据各种实施例，该方法还包括：在的对剩余配置存储器单元进行编程被执行的同时操作I/O结构的一部分。根据各种实施例，该方法还包括：其中逻辑块存储器单元的子集是逻辑块存储器单元的第一子集，其中逻辑结构的一部分是逻辑结构的第一部分，方法还包括：利用配置数据的第三部分来对逻辑块存储器单元的第二子集进行编程，其中的提供第一唤醒信号包括：提供用于唤醒与逻辑结构的第二部分相关联的功能的第一唤醒信号。根据各种实施例，该方法还包括：其中与I/O结构的一部分相关联的功能是基于与逻辑结构的第二部分相关联的功能。根据各种实施例，该方法还包括：其中：配置存储器单元的阵列被布置成行和列的形式，I/O块存储器单元的子集包括连续列的I/O块存储器单元的一个或多个集合，以及逻辑块存储器单元的第二子集包括连续列的逻辑块存储器单元的一个或多个集合，连续列的逻辑块存储器单元的一个或多个集合与连续列的I/O块存储器单元的一个或多个集合相邻。根据各种实施例，该方法还包括：其中配置数据包括与I/O块存储器单元的子集相关联的第一认证信息，方法还包括：基于第一认证信息来执行与配置数据的第一部分相关联的第一认证，其中，当I/O块存储器单元的子集的第一认证成功时，的提供第一唤醒信号、的对剩余配置存储器单元进行编程、以及的提供第二唤醒信号被执行。根据各种实施例，该方法还包括：其中的执行第一认证在的对子集进行编程之后被执行。根据各种实施例，该方法还包括：其中配置数据包括与剩余配置存储器单元相关联的第二认证信息，方法还包括：基于第二认证信息来执行与配置数据的第二部分相关联的第二认证，其中，当对剩余配置存储器单元的第二认证成功时，的提供第二唤醒信号被执行。根据各种实施例，该方法还包括：其中，在的对子集进行编程之后，I/O块存储器单元的子集中的每一个与驱动为0、驱动为1、或处于三态相关联。根据各种实施例，该方法还包括：其中I/O块存储器单元的子集包括I/O块存储器单元的第一集合、以及I/O块存储器单元的第二集合，其中的对I/O块存储器单元的子集进行编程包括：将地址移位器和数据移位器配置为逐列地编程；使用地址移位器和数据移位器来逐列地对I/O块存储器单元的第一集合进行编程；将地址移位器和数据移位器转换为逐行地编程；以及在的转换之后，使用地址移位器和数据移位器来逐行地对I/O块存储器单元的第二集合进行编程。根据各种实施例，还提供了一种可编程逻辑器件(PLD)，包括：配置存储器单元的阵列，包括与PLD的逻辑结构相关联的多个逻辑块存储器单元、以及与PLD的输入/输出(I/O)结构相关联的多个I/O块存储器单元；处理电路，被配置为：接收与PLD相关联的配置数据；利用配置数据的第一部分来对I/O块存储器单元的子集进行编程；提供用于唤醒与I/O结构的一部分相关联的功能的第一唤醒信号，I/O结构的一部分与I/O块存储器单元的子集相关联；利用配置数据的第二部分来对阵列中的剩余配置存储器单元进行编程，其中剩余配置存储器单元包括逻辑块存储器单元的至少一个子集；以及提供用于唤醒与逻辑结构的至少一部分相关联的功能的第二唤醒信号，逻辑结构的至少一部分与逻辑块存储器单元的子集相关联。根据各种实施例的PLD，其中阵列被布置成行和列的形式，以及其中，多个I/O块存储器单元被定位在多个逻辑块存储器单元周围。根据各种实施例的PLD，其中逻辑块存储器单元的子集是逻辑块存储器单元的第一子集，其中逻辑结构的一部分是逻辑结构的第一部分，其中处理电路被进一步配置为：利用配置数据的第三部分来对逻辑块存储器单元的第二子集进行编程，其中处理电路被配置为提供用于唤醒与逻辑结构的第二部分相关联的功能的第一唤醒信号。根据各种实施例的PLD，其中：处理电路包括：地址逻辑电路，被配置为选择性地断言阵列的行或列；数据写入电路，被配置为将配置数据提供至阵列；以及唤醒电路，被配置为生成第一唤醒信号和第二唤醒信号；以及处理电路被配置为使用地址逻辑电路和配置数据写入电路来对阵列进行编程。根据各种实施例的PLD，其中：配置数据包括与子集相关联的认证信息，处理电路被进一步配置为：基于认证信息来执行子集的认证，以及处理电路被配置为：当子集的认证成功时，提供第一唤醒信号、对剩余配置存储器单元进行编程、以及提供第二唤醒信号。根据各种实施例，还提供了一种包括指令的非暂时性机器可读存储介质，指令在被执行时使得设备的一个或多个处理器执行以下操作，操作包括：接收待由可编程逻辑器件(PLD)执行的设计识别操作，其中操作中的至少一个操作与快速启动相关联；将设计合成到与快速启动相关联的第一多个PLD组件中以及到第二多个PLD组件中；确定包括用于促进快速启动的第一多个PLD组件的位置以及第二多个PLD组件的位置的本文档来自技高网...

【技术保护点】
1.一种方法，包括：接收与可编程逻辑器件(PLD)相关联的配置数据，其中所述PLD包括配置存储器单元的阵列，所述配置存储器单元的阵列包括与所述PLD的逻辑结构相关联的多个逻辑块存储器单元、以及与所述PLD的输入/输出(I/O)结构相关联的多个I/O块存储器单元；利用所述配置数据的第一部分来对所述I/O块存储器单元的子集进行编程；提供用于唤醒与所述I/O结构的一部分相关联的功能的第一唤醒信号，所述I/O结构的所述一部分与所述I/O块存储器单元的所述子集相关联；利用所述配置数据的第二部分来对所述阵列的剩余配置存储器单元进行编程，其中所述剩余配置存储器单元包括所述逻辑块存储器单元的至少一个子集；以及提供用于唤醒与所述逻辑结构的至少一部分相关联的功能的第二唤醒信号，所述逻辑结构的所述至少一部分与所述逻辑块存储器单元的所述子集相关联。

【技术特征摘要】
2017.12.29 US 62/612,2651.一种方法，包括：接收与可编程逻辑器件(PLD)相关联的配置数据，其中所述PLD包括配置存储器单元的阵列，所述配置存储器单元的阵列包括与所述PLD的逻辑结构相关联的多个逻辑块存储器单元、以及与所述PLD的输入/输出(I/O)结构相关联的多个I/O块存储器单元；利用所述配置数据的第一部分来对所述I/O块存储器单元的子集进行编程；提供用于唤醒与所述I/O结构的一部分相关联的功能的第一唤醒信号，所述I/O结构的所述一部分与所述I/O块存储器单元的所述子集相关联；利用所述配置数据的第二部分来对所述阵列的剩余配置存储器单元进行编程，其中所述剩余配置存储器单元包括所述逻辑块存储器单元的至少一个子集；以及提供用于唤醒与所述逻辑结构的至少一部分相关联的功能的第二唤醒信号，所述逻辑结构的所述至少一部分与所述逻辑块存储器单元的所述子集相关联。2.根据权利要求1所述的方法，还包括：响应于所述第一唤醒信号，将所述I/O结构的所述一部分从配置模式转换为快速启动操作模式，以及响应于所述第二唤醒信号，将所述I/O结构的所述一部分从所述快速启动操作模式转换为系统操作模式，并且将所述逻辑结构的所述一部分从所述配置模式转换为所述系统操作模式。3.根据权利要求2所述的方法，还包括：响应于所述第一唤醒信号，由所述I/O结构的所述一部分提供第一功能；在转换到所述系统操作模式之后的预定的时间量内，由所述I/O结构的所述一部分维持所述第一功能；以及在所述预定的时间量之后，由所述I/O结构的所述一部分提供第二功能。4.根据权利要求1所述的方法，还包括：在所述对所述剩余配置存储器单元进行编程被执行的同时，操作所述I/O结构的所述一部分。5.根据权利要求1所述的方法，其中所述逻辑块存储器单元的所述子集是所述逻辑块存储器单元的第一子集，其中所述逻辑结构的所述一部分是所述逻辑结构的第一部分，所述方法还包括：利用所述配置数据的第三部分来对所述逻辑块存储器单元的第二子集进行编程，其中所述提供所述第一唤醒信号包括：提供用于唤醒与所述逻辑结构的第二部分相关联的功能的所述第一唤醒信号。6.根据权利要求5所述的方法，其中与所述I/O结构的所述一部分相关联的功能是基于与所述逻辑结构的所述第二部分相关联的所述功能。7.根据权利要求5所述的方法，其中：所述配置存储器单元的阵列被布置成行和列的形式，所述I/O块存储器单元的所述子集包括连续列的所述I/O块存储器单元的一个或多个集合，以及所述逻辑块存储器单元的所述第二子集包括连续列的所述逻辑块存储器单元的一个或多个集合，连续列的所述逻辑块存储器单元的所述一个或多个集合与连续列的所述I/O块存储器单元的所述一个或多个集合相邻。8.根据权利要求1所述的方法，其中所述配置数据包括与所述I/O块存储器单元的所述子集相关联的第一认证信息，所述方法还包括：基于所述第一认证信息来执行与所述配置数据的所述第一部分相关联的第一认证，其中，当所述I/O块存储器单元的所述子集的所述第一认证成功时，所述提供所述第一唤醒信号、对所述剩余配置存储器单元进行编程、以及提供所述第二唤醒信号被执行。9.根据权利要求8所述的方法，其中所述执行所述第一认证在所述对所述子集进行编程之后被执行。10.根据权利要求8所述的方法，其中所述配置数据包括与所述剩余配置存储器单元相关联的第二认证信息，所述方法还包括：基于所述第二认证信息来执行与所述配置数据的所述第二部分相关联的第二认证，其中，当对所述剩余配置存储器单元的所述第二认证成功时，所述提供所述第二唤醒信号被执行。11.根据权利要求1所述的方法，其中，在所述对所述子集进行编程之后，所述I/O块存储器单元的所述子集中的每一个与驱动为0、驱动为1、或处于三态相关联。12.根据权利要求1所述的方法，其中所述I/O块存储器单元的子集包括所述I/O块存储器单元的第一集合、以及所述I/O块存储器单元的第二集合，其中所述对所述I/O块存储器单元的所述子集进行编程包括：将地址移位器和数据移位器配置为逐列地编程；使用所述地址移位器和...

【专利技术属性】
技术研发人员：F·张，G·汉兹，S·辛格，W·韩，R·拉尔，J·科普伦，S·赫加德，M·H·丁，
申请(专利权)人：美国莱迪思半导体公司，
类型：发明
国别省市：美国,US