阵列基板以及显示面板制造技术

本申请涉及一种阵列基板以及显示面板。阵列基板包括：驱动区，用于输出电信号；主体区，用于接收电信号；走线区，设有多条信号走线，信号走线连接驱动区与主体区，用于传输电信号；主体区至驱动区的方向为第一方向，走线区沿第一方向分为至少两个第一走线分区以及至少一个第二走线分区，各第一走线分区间隔设置，第二走线分区位于第一走线分区之间；第一走线分区设有与信号走线绝缘相对设置的虚设线，第二走线分区不设有虚设线。本申请可有效改善虚设线短接造成的显示不良问题。

Array Substrate and Display Panel

【技术实现步骤摘要】
阵列基板以及显示面板
本申请涉及显示
，特别是涉及一种阵列基板以及显示面板。
技术介绍
这里的陈述仅提供与本申请有关的背景信息，而不必然的构成现有技术。随着科技的发展，显示技术越来越成熟，显示面板的质量也在逐步提高。显示面板通常包括显示区(activearea，AA)以及显示区外围的外部引线结合区(outleadbondingarea，OLB)。AA区内的各子像素通过信号线(扫描线/数据线)与OLB区的驱动芯片电性相连。驱动芯片与信号线通过OLB区的信号走线相互连接。AA区的子像素包括像素电极。像素电极包括一层铟锡氧化物半导体透明导电膜层(ITO薄膜层)。图形化形成各子像素的ITO薄膜层的工艺过程中，为了减小AA区的边缘区域与中央区域的湿法刻蚀差异，一般会在距离AA区一定距离处的信号走线之上做一层虚设ITO(dummyITO)线。dummyITO线与相应信号走线绝缘相对，因此二者之间具有电信号的耦合作用。相邻两条dummyITO线短接会使得相应的相邻两条信号走线上的电压信号互相影响，进而严重影响显示屏的品质。
技术实现思路
基于此，有必要针对上述技术问题，提供一种能够改善虚设线短接造成的显示不良问题的阵列基板以及显示面板。一种阵列基板，包括：驱动区，用于输出电信号；主体区，用于接收所述电信号；走线区，设有多条信号走线，所述信号走线连接所述驱动区与所述主体区，用于传输所述电信号；所述主体区至所述驱动区的方向为第一方向，所述走线区沿所述第一方向分为至少两个第一走线分区以及至少一个第二走线分区，各所述第一走线分区间隔设置，所述第二走线分区位于所述第一走线分区之间；所述第一走线分区设有与所述信号走线绝缘相对设置的虚设线，所述第二走线分区不设有所述虚设线。在其中一个实施例中，所述第一走线分区的数量大于两个，各所述第一走线分区等间隔分布。在其中一个实施例中，相邻两个所述第一走线分区之间的距离大于3μm。在其中一个实施例中，各所述第一走线分区沿所述第一方向的长度相同。在其中一个实施例中，所述第一走线分区沿所述第一方向的长度小于所述走线区沿所述第一方向的长度的一半。在其中一个实施例中，所述第一走线分区沿所述第一方向的长度大于5μm。在其中一个实施例中，所述驱动区设有扫描驱动，所述主体区包括扫描线，所述信号走线连接所述扫描驱动与所述扫描线。在其中一个实施例中，所述驱动区设有数据驱动，所述主体区包括数据线，所述信号走线连接所述数据驱动与所述数据线。一种阵列基板，包括：驱动区，设有扫描驱动，所述扫描驱动用于输出扫描信号；主体区，设有扫描线，所述扫描线用于接收所述扫描信号；走线区，设有多条信号走线；所述信号走线连接所述扫描驱动与所述扫描线，用于传输所述扫描信号；所述主体区至所述驱动区的方向为第一方向，所述走线区沿所述第一方向分为多个第一走线分区以及多个第二走线分区，各所述第一走线分区等间隔设置并且沿所述第一方向的长度相同，所述第二走线分区位于各所述第一走线分区之间；所述第一走线分区设有与所述信号走线绝缘相对设置的虚设线，所述第二走线分区不设有所述虚设线；各所述第一走线分区沿所述第一方向的长度相同。一种显示面板，包括上述任一项所述的阵列基板。上述阵列基板，将设有虚设线的第一走线分区间隔设置，而不连接。因此，即便某个第一走线分区内的相邻虚设线存在短路，但是由于该第一走线分区与其他设有虚设线的第一走线分区不连接，其他第一走线分区上的虚设线不会短路，进而使得相邻信号走线之间的耦合较小。因此，本申请可有效改善虚设线短接造成的显示不良问题。附图说明图1为一个实施例中显示面板示意图；图2为一个实施例中阵列基板示意图；图3为图2所示阵列基板A区示意图；图4为一个实施例中第一走线分区剖面示意图；图5为一个实施例中第二走线分区剖面示意图。具体实施方式为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。本申请提供的阵列基板，可以应用于各种类型的显示面板，例如液晶显示面板或有机发光显示面板等。显示面板通常包括显示区(activearea，AA)以及显示区外围的外部引线结合区(outleadbondingarea，OLB)。AA区内具有多个子像素以及为各子像素供电的信号线。OLB区包括走线区与驱动区。走线区内具有信号走线，驱动区内具有驱动芯片。AA区内的各子像素通过信号线(扫描线/数据线)与OLB区的驱动芯片电性相连。驱动芯片与信号线通过OLB区的信号走线相互连接。信号走线通常为与信号线同层形成，其与信号线连接进而实现信号传输。通常AA区尺寸要大于驱动区尺寸，因此二者之间的走线区通常为扇出结构。同时，AA区的子像素包括像素电极。像素电极包括一层铟锡氧化物半导体透明导电膜层(ITO薄膜层)。工艺过程之中，为了形成各子像素的像素电极，通常要先沉积一层ITO薄膜，然后进行湿法刻蚀形成图案化的像素电极。湿法刻蚀通常会存在AA区边缘与中央刻蚀不匀的现象。边缘区域刻蚀程度要重于中央区域，容易过刻。为了减小AA区的边缘区域与中央区域的刻蚀差异，一般会在距离AA区一定距离处的信号走线之上做一层虚设ITO(dummyITO)线。dummyITO线与信号走线绝缘相对但是不接受任何信号，即不进行信号传输。但是，dummyITO线处于信号走线的正上方。所以，dummyITO在与其相对的信号走线上具有信号电压时，会耦合感应出一定电荷，进而具有一定电位。ITO层一般位于显示面板的阵列基板的最上层，专利技术人研究发现很容易有导电杂质落在dummyITO线上，而使得相邻的dummyITO线短接。或者，如果ITO刻蚀不干净，也容易引起相邻的dummyITO线短接。两种情况都会使得相邻两条dummyITO线短接。dummyITO线上的信号与其相对的信号走线上的电压信号相互影响。相邻两条dummyITO线短接会使得相应的相邻两条信号走线上的电压信号互相拉扯，进而严重影响显示屏的品质。例如，信号线为数据线时，相邻两条信号走线上的电压信号互相拉扯，会导致相应的相邻两列数据线上连接的子像素显示偏暗，造成显示面板上产生暗线现象。针对上述技术问题，本申请提供了一种阵列基板以及显示面板。在一个实施例中，参考图1以及图2，提供一种显示面板，包括多个子像素100以及阵列基板200。多个子像素可以分别为具有多个不同颜色的子像素，例如红色子像素R、绿色子像素G、以及蓝色子像素B等。阵列基板200为各子像素100进行供电。在一个实施例中，参考图2，阵列基板200包括驱动区210、主体区220以及走线区230。驱动区210内设有驱动芯片(未图示)，驱动芯片可以输出电信号，进而为主体区220供电。具体地，驱动区210可以指设有扫描驱动的区域，也可指设有数据驱动的区域，或者同时指设有扫描驱动与设有数据驱动的区域。参考图1，主体区220用于接收电信号，其可以设有电连接各子像素的扫描线221与数据线222。扫描线221为各子像素100提供扫描信号，进而打开各子像素。数据线222子在扫描线221打开子像素的时候为子像素进行充电。参考图2，走线区230可以为包括矩形区与扇形区的扇出结构，其内设本文档来自技高网...

【技术保护点】
1.一种阵列基板，其特征在于，包括：驱动区，用于输出电信号；主体区，用于接收所述电信号；走线区，设有多条信号走线，所述信号走线连接所述驱动区与所述主体区，用于传输所述电信号；所述主体区至所述驱动区的方向为第一方向，所述走线区沿所述第一方向分为至少两个第一走线分区以及至少一个第二走线分区，各所述第一走线分区间隔设置，所述第二走线分区位于所述第一走线分区之间；所述第一走线分区设有与所述信号走线绝缘相对设置的虚设线，所述第二走线分区不设有所述虚设线。

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：驱动区，用于输出电信号；主体区，用于接收所述电信号；走线区，设有多条信号走线，所述信号走线连接所述驱动区与所述主体区，用于传输所述电信号；所述主体区至所述驱动区的方向为第一方向，所述走线区沿所述第一方向分为至少两个第一走线分区以及至少一个第二走线分区，各所述第一走线分区间隔设置，所述第二走线分区位于所述第一走线分区之间；所述第一走线分区设有与所述信号走线绝缘相对设置的虚设线，所述第二走线分区不设有所述虚设线。2.根据权利要求1所述的阵列基板，其特征在于，所述第一走线分区的数量大于两个，各所述第一走线分区等间隔分布。3.根据权利要求1或2所述的阵列基板，其特征在于，相邻两个所述第一走线分区之间的距离大于3μm。4.根据权利要求1所述的阵列基板，其特征在于，各所述第一走线分区沿所述第一方向的长度相同。5.根据权利要求1或4所述的阵列基板，其特征在于，所述第一走线分区沿所述第一方向的长度小于所述走线区沿所述第一方向的长度的一半。6.根据权利要求1或4所述的阵列基板，其特征在于，所述第一走线分区沿所...

【专利技术属性】
技术研发人员：刘忠念，
申请(专利权)人：惠科股份有限公司，
类型：新型
国别省市：广东,44