存储器件及其形成方法技术

本发明专利技术的实施例涉及一种包括衬底以及形成在衬底中的源极和漏极区的存储器件及其形成方法。存储器件包括形成在衬底上并且在源极和漏极区之间的栅极电介质。存储器件还包括形成在栅极电介质上的栅极结构，并且栅极结构具有平坦的顶面。该存储器件还包括具有第一、第二和第三间隔件的多间隔件结构。在栅极结构的侧壁与源极和漏极区中的一个的顶面上形成第一间隔件。在第一间隔件的侧壁上形成第二间隔件，第二间隔件的介电常数大于第一间隔件的介电常数。在第二间隔的侧壁和第一间隔件的水平表面上形成第三间隔件。

Memory Device and Its Formation Method

【技术实现步骤摘要】
存储器件及其形成方法
本专利技术的实施例总体涉及半导体领域，更具体地，涉及存储器件及其形成方法。
技术介绍
非易失性存储器通常用在诸如计算机的各种器件中。非易失性存储器是即使在没有通电的情况下也可以保留数据的存储器存储类型。非易失性存储器的实例包括闪存、可擦除可编程只读存储器(EPROM)和电可擦除可编程只读存储器(EEPROM)。非易失性存储器的功能包括编程、读取和擦除操作。
技术实现思路
根据本专利技术的一个方面，提供了一种存储器件，包括：衬底；源极和漏极区，形成在所述衬底中；栅极电介质，形成在所述衬底上并且在所述源极和漏极区之间；栅极结构，形成在所述栅极电介质上，其中，所述栅极结构具有平坦的顶面；以及多间隔件结构，包括：第一间隔件，形成在所述栅极结构的侧壁和所述源极和漏极区中的一个的顶面上；第二间隔件，形成在所述第一间隔件的侧壁上，其中，所述第二间隔件包括大于所述第一间隔件的介电常数的介电常数；以及第三间隔件，形成在所述第二间隔的侧壁和所述第一间隔件的水平表面上。根据本专利技术的另一个方面，提供了一种多次可编程(MTP)存储器件，包括：衬底；源极区，形成在所述衬底中，其中，所述源极区包括顶面；栅极电介质，形成在所述衬底上；栅极结构，形成在所述栅极电介质上并且所述栅极结构包括侧壁；第一间隔件，形成在所述栅极结构的侧壁和所述源极区的顶面上；第二间隔件，形成在所述第一间隔件的侧壁上；第三间隔件，形成在所述第一间隔件上且与所述第二间隔件接触；以及第四间隔件，形成在所述第三间隔件上。根据本专利技术的又一个方面，提供了一种用于形成存储器件的方法，包括：提供衬底，其中，所述衬底包括位于所述衬底中的源极和漏极区；在所述衬底上形成栅极电介质；在所述栅极电介质上形成栅极结构，其中，所述栅极结构包括侧壁；沉积第一子间隔层；在所述第一子间隔层上形成第二子间隔件；沉积第三子间隔层；在所述第三子间隔层上形成第四子间隔件；蚀刻所述第三子间隔层以在所述第一子间隔层和所述第二子间隔件上形成第三子间隔件；以及蚀刻所述第一子间隔层以在所述栅极结构的侧壁上并且在所述源极和漏极区上形成第一子间隔件。附图说明当结合附图进行阅读时，从以下详细描述可最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1是根据一些实施例的具有多间隔件结构的示例性存储器件的截面图。图2-图6是根据一些实施例的具有多间隔件结构的示例性存储器件的截面图。图7是根据一些实施例的用于形成多间隔件存储器件的示例性方法的流程图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。本文所用的术语“标称”是指在产品或工艺的设计阶段期间设置的组件或工艺操作的特性或参数的期望值或目标值，以及期望值之上和/或下面的值的范围。值的范围可能归因于制造工艺或公差的轻微变化。本文所用的术语“大致”表示给定量的值变化该值的±5％。本文所用的术语“约”表示可以基于与主题半导体器件相关联的特定技术节点而变化的给定量的值。基于特定的技术节点，术语“约”可以指示给定量的值在例如该值的10％至30％内(例如，该值的±10％、±20％或±30％)变化。非易失性存储器是即使在没有通电的情况下也可以保留数据的存储器存储类型。多次可编程(MTP)存储器是允许多次写入操作的非易失性存储器类型。MTP存储器单元可以包括晶体管、电容器、导线和其他合适的结构。互补金属氧化物半导体(CMOS)器件可用于形成MTP存储器单元。鳍式场效应晶体管(FinFET)和完全耗尽的平面绝缘体上硅(SOI)器件也可用于形成MTP存储器单元。电流泄漏和数据保持是存储器单元结构的重要设计考虑因素。一些MTP存储器架构利用浮置的栅极晶体管作为存储元件。为了更好的数据保持、可靠性和待机泄漏电流，期望较低的栅极泄漏和亚阈值泄漏。在CMOSMTP器件中，可以在栅极结构的侧壁上形成间隔件。然而，穿过间隔件的栅极泄漏会影响数据保持性能。此外，栅极结构的未通过间隔件屏蔽的表面也可以导致整体栅极泄漏。根据本专利技术的各个实施例描述了改进MTP存储器件中的数据保持的方法。栅电极边缘电容(fringingcapacitance)的减小可以改进通过形成在栅极结构的侧壁上的间隔件的栅极泄漏。在一些实施例中，多层间隔件结构可以减小间隔件介电常数并且进而降低栅电极边缘电容。多层间隔件结构还可以减小栅极重叠电容，从而导致较低的栅极泄漏。此外，多层间隔件结构还可以在进一步的处理(例如，注入、蚀刻和其他工艺)期间屏蔽栅极结构，从而使得栅极结构的顶面大致平坦。平坦的顶面可以降低栅极泄漏并防止器件串扰，进而增强MTP存储器件中的数据保持。图1至图6描述了根据本专利技术的各个实施例的具有改进的数据保持性能的示例性MTP存储器件的制造工艺。图1是根据本专利技术的一些实施例的示例性MTP存储器单元的截面图。图1中的MTP存储器单元100可以使用CMOS晶体管形成，并且包括衬底110、源极区和漏极区120S和120D、栅极电介质130、栅极140、间隔件结构150和隔离结构160。间隔件结构可包括第一子间隔件152、第二子间隔件154、第三子间隔件156和第四子间隔件158。应当注意，示例性MTP存储器单元100的组件用于说明性目的并且未按比例绘制。衬底110可以是诸如，例如掺杂有诸如硼的p型掺杂剂的硅材料的p型衬底。在一些实施例中，衬底110可以是诸如，例如掺杂有诸如磷或砷的n型掺杂剂的硅材料的n型衬底。在一些实施例中，衬底110可以包括锗、金刚石、化合物半导体、合金半导体、绝缘体上硅(SOI)结构、任何其他合适的材料和/或它们的组合。例如，化合物半导体可以包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟，并且合金半导体可以包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP。衬底110可具有在从约100μm至约3000μm的范围内的厚度。可以在衬底110中形成一对源极和漏极端子。为了便于描述，将一对源极和漏极端子中的第一个称为源极区120S，并且将该对源极和漏极端子中的第二个称为漏极区120D。源极和漏极区120S和120D是可互换的并形成在衬底11本文档来自技高网...

【技术保护点】
1.一种存储器件，包括：衬底；源极和漏极区，形成在所述衬底中；栅极电介质，形成在所述衬底上并且在所述源极和漏极区之间；栅极结构，形成在所述栅极电介质上，其中，所述栅极结构具有平坦的顶面；以及多间隔件结构，包括：第一间隔件，形成在所述栅极结构的侧壁和所述源极和漏极区中的一个的顶面上；第二间隔件，形成在所述第一间隔件的侧壁上，其中，所述第二间隔件包括大于所述第一间隔件的介电常数的介电常数；以及第三间隔件，形成在所述第二间隔的侧壁和所述第一间隔件的水平表面上。

【技术特征摘要】
2017.11.30 US 62/592,904;2018.07.13 US 16/035,2511.一种存储器件，包括：衬底；源极和漏极区，形成在所述衬底中；栅极电介质，形成在所述衬底上并且在所述源极和漏极区之间；栅极结构，形成在所述栅极电介质上，其中，所述栅极结构具有平坦的顶面；以及多间隔件结构，包括：第一间隔件，形成在所述栅极结构的侧壁和所述源极和漏极区中的一个的顶面上；第二间隔件，形成在所述第一间隔件的侧壁上，其中，所述第二间隔件包括大于所述第一间隔件的介电常数的介电常数；以及第三间隔件，形成在所述第二间隔的侧壁和所述第一间隔件的水平表面上。2.根据权利要求1所述的存储器件，其中，所述栅极结构具有在所述栅极结构的侧壁处测量的第一高度和在所述栅极结构的中心处测量的第二高度，其中，所述第一高度与所述第二高度的比率大于0.95且小于或等于1。3.根据权利要求1所述的存储器件，其中，所述第一间隔件包括氧化硅。4.根据权利要求1所述的存储器件，其中，所述第二间隔件包括氮化硅。5.根据权利要求1所述的存储器件，其中，所述第一间隔件和第三间隔件的总厚度在和之间。6.根据权利要求1所述的存储器件，其中，所述栅极结构具有在所述栅极结构的中心处测量的第一高度，并...

【专利技术属性】
技术研发人员：古尔巴格·辛格，李晨豪，李智铭，林其谚，刘承祖，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71