用于XGPON OLT的OMCI组帧装置及组帧方法制造方法及图纸

本发明专利技术提供用于XGPON OLT的OMCI组帧装置及组帧方法，涉及通信领域，包括：DMA写控制电路；MIC计算读控制电路，和MIC计算OMCI帧数据缓存及MIC计算OMCI帧描述FIFO的读口连接，用于对MIC计算OMCI帧数据缓存及MIC计算OMCI帧描述FIFO的读口的读过程进行控制,并计算得到MIC值后,输出对应的带正确MIC值的OMCI数据帧和帧描述；OMCI帧重写电路，与MIC计算读控制电路的输出端相连接，用于将对应的OMCI帧内容重写入OMCI帧数据缓存以及OMCI帧描述FIFO中。对高速输出的DMA数据块的写过程进行控制保证了数据块的持续高速处理，不会出现紊乱和堵塞；即使CPU发送DMA数据块内的多个OMCI帧，出现了少量原始帧长描述和实际帧长不匹配的错误，仍然能够在后续发送中恢复正常，保持健壮性。

OMCI Frame Group Device and Frame Group Method for XGPON OLT

【技术实现步骤摘要】
用于XGPONOLT的OMCI组帧装置及组帧方法
本专利技术涉及通信领域，特别是涉及一种在XGPON接入领域通过CPU发送OMCI(ONU管理和控制接口)帧的组帧电路。
技术介绍
在PON(PassiveOpticalNetwork，无源光纤网络)中，OLT(OpticalLineTerminal，中文名为光线路终端)是用于连接光纤干线的终端设备。PON中使用光纤连接到OLT，然后OLT连接到ONU(OpticalNetworkUnit，中文名为光网络单元。最后由ONU提供数据、IPTV(即交互式网络电视)、语音等业务给终端的用户。为了保证高速、持续、稳定发送下行OMCI信令，在XGPONOLT的CPU向256个ONU发送指令过程中，高速、健壮的控制电路将发挥非常重要的作用。中国专利申请CN201310080961.3公开了一种XGPON系统中ONU端的XGEM组帧装置级组帧方法，其是一种ONU上行按照2.5Gbps最大带宽组建XGEM帧的装置，但该方案是针对ONU的，该方法和装置主要是接收到需转发到OLT的业务报文后，快速地向OLT转发，且不能实现用PCIEDMA通道，连续组建超过1.6Gbps大带宽速率的OMCI帧。中国专利申请CN200910175197.1公开了一种下行成帧的方法、光线路终端及无源光网络系统，其提出了一种下行组帧，特别的，该方案在每个预设帧中周期性插入PCBd座位帧头形成定长的融合数据帧，不涉及用PCIEDMA通道连续组建超过1.6Gbps大带宽速率的OMCI帧的技术要求
技术实现思路
本专利技术是为了解决上述问题而进行的，目的在于提供一种用于XGPONOLT的OMCI组帧装置及组帧方法，该装置能够连续以约1.6Gbps速率,接收CPUPCIEDMA通道发送的OMCI帧,并基于XGEM帧封装,完成OMCI帧到XGEM帧的组帧，而且能在一定出错率的情况下,保证发送的健壮性。本专利技术提供一种用于XGPONOLT的OMCI组帧装置，和CPU的PCIEDMA通道连接,用于将CPU发出的DMA数据块进行处理,其特征在于，包括：DMA写控制电路，和所述PCIEDMA通道连接，用于控制MIC计算OMCI帧数据缓存及MIC计算OMCI帧描述FIFO的写入过程；MIC计算读控制电路，和所述MIC计算OMCI帧数据缓存及MIC计算OMCI帧描述FIFO的读口连接，用于对MIC计算OMCI帧数据缓存及MIC计算OMCI帧描述FIFO的读口的读过程进行控制并计算得到MIC值后,输出对应的带正确MIC值的OMCI数据帧和帧描述；OMCI帧重写电路，与所述MIC计算读控制电路的输出端相连接，且与OMCI帧数据缓存和OMCI帧描述FIFO的输入相连接，用于将对应的OMCI帧数据内容和描述,重写入OMCI帧数据缓存以及OMCI帧描述FIFO中。本专利技术提供的用于XGPONOLT的OMCI组帧装置，还可以具有这样的特征：其中，所述MIC计算读控制电路与MIC计算OMCI帧数据缓存和MIC计算OMCI帧描述FIFO以及MIC计算逻辑相连，所述MIC计算OMCI帧数据缓存和MIC计算OMCI帧描述FIFO输入端和所述DMA写控制电路的输出端相连接，输出端和所述MIC计算读控制电路的输入端相连接，所述MIC计算逻辑和所述MIC计算读控制电路连接。本专利技术提供的用于XGPONOLT的OMCI组帧装置，还可以具有这样的特征：其中，在所述OMCI帧重写电路中，所述OMCI帧重写电路的输入端和所述MIC计算读控制电路输出端连接。本专利技术提供的用于XGPONOLT的OMCI组帧装置，还可以具有这样的特征：其中，XGEM组帧器与OMCI帧数据缓存、OMCI帧描述FIFO的输出端连接，所述XGTC组帧器与所述XGEM组帧器的输出端连接。本专利技术还提供一种上述的用于XGPONOLT的OMCI组帧装置的组帧方法，用于将CPU的PCIEDMA通道发出的DMA数据块进行处理，得到对应的XGEM帧和XGTC帧，其特征在于，包括以下步骤：DMA写控制电路将DMA数据块内OMCI帧的帧数据内容写入MIC计算OMCI帧数据缓存,将OMCI帧描述进行处理，写入MIC计算OMCI帧描述FIFO中，当DMA数据块传输结束时,停止本次DMA数据块写入过程；根据MIC计算OMCI帧描述FIFO写入的帧描述信息,将OMCI帧从MIC计算OMCI帧数据缓存读出，同时发送给MIC计算逻辑，生成本帧对应的MIC值；根据描述内的mic_en指示，决定在每一个完整的OMCI帧尾部，是否替换MIC值；将替换了MIC值的32bit位宽的OMCI帧，根据在64bit新数据总线内的奇偶位置，以及帧尾部长度大小，第二次写入64bit的OMCI帧数据缓存，并将OMCI帧描述写入OMCI帧描述FIFO，并最后由OMCI帧数据缓存及OMCI帧描述FIFO读侧的XGEM组帧器，将其封装成带XGEM帧头的OMCI帧,以10Gbps的速率向下游发送。本专利技术提供的组帧方法，还可以具有这样的特征：其中，当PCIEDMA通道产生结束标志信号tx_req_clr时,即表示相应完整单位的DMA数据块传输结束，所述DMA数据块包括多个OMCI帧，该OMCI帧包括OMCI帧描述和帧数据内容，OMCI帧描述包括帧属性描述和原始帧长描述。对应的，所述DMA写控制电路将DMA数据块中的OMCI帧描述进行处理后，写入MIC计算OMCI帧描述FIFO中，将帧数据内容写入到MIC计算OMCI帧数据缓存。本专利技术提供的组帧方法，还可以具有这样的特征：所述OMCI帧的数据结构包括空数据、帧属性描述、原始帧长描述、帧数据内容，空数据全部为二进制的0，其长度为32bit，DMA写控制电路处理PCIEDMA通道发出OMCI帧的过程包括：在空闲状态,根据空数据全为零且包络有效的位置,搜索到帧描述的头部；空数据状态后定义帧属性描述、原始帧长描述的发送过程，在发送过程中将帧属性描述写入寄存器，将原始帧长描述作为初始值，写入帧长描述递减计数器，同时帧长递增计数器被赋初值为零，接着再发送帧数据内容。MIC计算OMCI帧描述FIFO的控制电路中存储有多个数据帧的帧描述条目，该帧描述条目的数据结构为：onu_num、portid、mic_en、frame_len、start_addr，onu_num、portid、mic_en是帧的属性描述，onu_num表示该数据帧所要下传的PONONU的序列号，portid表示OMCI帧的GEMportid标记，mic_en是是否进行MIC值重算的标志，frame_len是数据帧的实际字节长度，start_addr是写入OMCI帧在MIC计算OMCI帧数据缓存的起始地址，发送帧数据的过程包括：在发送数据帧的前一拍，将原始帧长描述作为初始值，写入帧长描述递减计数器，其后根据包络有效指示，每写入一拍数据进数据缓存，帧长描述递减计数器减去4字节，帧长递增计数器加上4字节；当帧长描述递减计数器递减到小于或等于4字节时，便写入上述帧描述条目，写入MIC计算OMCI帧描述FIFO的描述条目的frame_len是写入数据帧的实际字节长度，即为帧长描述递减计数器加上帧长递增计数器的值。本专利技术提供的组帧方法，还可以具有这样的特征本文档来自技高网...

【技术保护点】
1.一种用于XGPON OLT的OMCI组帧装置，和CPU的PCIE DMA通道连接,用于将CPU发出的DMA数据块进行处理,其特征在于，包括：DMA写控制电路，和所述PCIE DMA通道连接，用于控制MIC计算OMCI帧数据缓存及MIC计算OMCI帧描述FIFO的写入过程；MIC计算读控制电路，和所述MIC计算OMCI帧数据缓存及MIC计算OMCI帧描述FIFO的读口连接，用于对MIC计算OMCI帧数据缓存及MIC计算OMCI帧描述FIFO的读口的读过程进行控制并计算得到MIC值后,输出对应的带正确MIC值的OMCI数据帧和帧描述；OMCI帧重写电路，与所述MIC计算读控制电路的输出端相连接，且与OMCI帧数据缓存和OMCI帧描述FIFO的输入相连接，用于将对应的OMCI帧数据内容和描述,重写入OMCI帧数据缓存以及OMCI帧描述FIFO中。

【技术特征摘要】
1.一种用于XGPONOLT的OMCI组帧装置，和CPU的PCIEDMA通道连接,用于将CPU发出的DMA数据块进行处理,其特征在于，包括：DMA写控制电路，和所述PCIEDMA通道连接，用于控制MIC计算OMCI帧数据缓存及MIC计算OMCI帧描述FIFO的写入过程；MIC计算读控制电路，和所述MIC计算OMCI帧数据缓存及MIC计算OMCI帧描述FIFO的读口连接，用于对MIC计算OMCI帧数据缓存及MIC计算OMCI帧描述FIFO的读口的读过程进行控制并计算得到MIC值后,输出对应的带正确MIC值的OMCI数据帧和帧描述；OMCI帧重写电路，与所述MIC计算读控制电路的输出端相连接，且与OMCI帧数据缓存和OMCI帧描述FIFO的输入相连接，用于将对应的OMCI帧数据内容和描述,重写入OMCI帧数据缓存以及OMCI帧描述FIFO中。2.根据权利要求1所述的用于XGPONOLT的OMCI组帧装置，其特征在于：其中，所述MIC计算读控制电路与MIC计算OMCI帧数据缓存和MIC计算OMCI帧描述FIFO以及MIC计算逻辑相连，所述MIC计算OMCI帧数据缓存和MIC计算OMCI帧描述FIFO输入端和所述DMA写控制电路的输出端相连接，输出端和所述MIC计算读控制电路的输入端相连接，所述MIC计算逻辑和所述MIC计算读控制电路连接。3.根据权利要求2所述的用于XGPONOLT的OMCI组帧装置，其特征在于：其中，在所述OMCI帧重写电路中，所述OMCI帧重写电路的输入端和所述MIC计算读控制电路输出端连接。4.根据权利要求3所述的用于XGPONOLT的OMCI组帧装置，其特征在于：其中，XGEM组帧器与OMCI帧数据缓存、OMCI帧描述FIFO的输出端连接，所述XGTC组帧器与所述XGEM组帧器的输出端连接。5.根据权利要求1至4中任意一项所述的用于XGPONOLT的OMCI组帧装置的组帧方法，用于将CPU的PCIEDMA通道发出的DMA数据块进行处理，得到对应的XGEM帧和XGTC帧，其特征在于，包括以下步骤：DMA写控制电路将DMA数据块内OMCI帧的帧数据内容写入MIC计算OMCI帧数据缓存,将OMCI帧描述进行处理，写入MIC计算OMCI帧描述FIFO中，当DMA数据块传输结束时,停止本次DMA数据块写入过程；根据MIC计算OMCI帧描述FIFO写入的帧描述信息,将OMCI帧从MIC计算OMCI帧数据缓存读出，同时发送给MIC计算逻辑，生成本帧对应的MIC值；根据描述内的mic_en指示，决定在每一个完整的OMCI帧尾部，是否替换MIC值；将替换了MIC值的32bit位宽的OMCI帧，根据在64bit新数据总线内的奇偶位置，以及帧尾部长度大小，第二次写入64bit的OMCI帧数据缓存，并将OMCI帧描述写入OMCI帧描述FIFO，并最后由OMCI帧数据缓存及OMCI帧描述FIFO读侧的XGEM组帧器，将其封装成带XGEM帧头的OMCI帧,以10Gbps的速率向下游发送。6.根据权利要求5所述组帧方法，其特征在于：其中，当PCIEDMA通道产生结束标志信号tx_req_clr时,即表示相应完整单位的DMA数据块传输结束，所述DMA数据块包括多个OMCI帧，该OMCI帧包括OMCI帧描述和帧数据内容，OMCI帧描述包括帧属性描述和原始帧长描述。对应的，所述DMA写控制电路将DMA数据块中的OMCI帧描述进行处理后，写入MIC计算OMCI帧描述FIFO中，将帧数据内容写入到MIC计算OMCI帧数据缓存。7.根据权利要求5所述的组帧方法，其特征在于：所述OMCI帧的数据结构包括空数据、帧属性描述、原始帧长描述、帧数据内容，空数据全部为二进制的0，其长度为32bit，D...

【专利技术属性】
技术研发人员：鲁群，李祥辉，
申请(专利权)人：烽火通信科技股份有限公司，武汉飞思灵微电子技术有限公司，
类型：发明
国别省市：湖北,42