芯片封装结构制造技术

本实用新型专利技术提供一种芯片封装结构，包括：第一芯片、第二芯片，所述第一芯片的体积小于第二芯片的体积，所述第一芯片位于所述第二芯片的衬底内，且所述第一芯片通过导电通道与所述第二芯片的互连层内的金属互连线电连接；其中，所述第一芯片的外表面与所述第二芯片的衬底之间还填充有绝缘层。从而可以隐藏第一芯片的焊盘(引脚、电极等)，提高集成芯片的安全性，增加芯片破解的难度。

Chip Packaging Architecture

The utility model provides a chip encapsulation structure, which comprises a first chip and a second chip, the volume of the first chip is smaller than the volume of the second chip, the first chip is located in the substrate of the second chip, and the first chip is connected with a metal interconnect line in the interconnection layer of the second chip through a conductive channel; and the outer surface of the first chip is connected with a metal interconnect line in the interconnection layer of the second chip. An insulating layer is also filled between the substrates of the second chip. Thus, the solder pad (pins, electrodes, etc.) of the first chip can be hidden, the security of the integrated chip can be improved, and the difficulty of chip cracking can be increased.

【技术实现步骤摘要】
芯片封装结构
本技术涉及半导体
，尤其涉及一种芯片封装结构。
技术介绍
系统级封装(SysteminPackage，SiP)是一种将多个独立芯片互连并封装在一起形成单独模块，以实现部分或全部系统功能的封装形式。SiP可以包含处理器，存储芯片、无源器件、传感器等多种芯片。不同芯片的相对位置，可以是垂直堆叠，也可以是水平摆放。芯片与芯片、芯片与基板之间，可以通过引线、金属凸点、硅通孔(ThroughSiliconVia，TSV)、转接板、重布线层(RedistributionLayer，RDL)等多种方式进行互连。目前，大量2.5D或3D封装方法被开发出来；例如，基板晶圆上芯片封装方法(ChiponWaferonSubstrate，CoWoS)，集成扇出型封装方法(IntegratedFan-Out，InFO)等等。但是，现有的SiP方法制作的集成芯片安全性低，容易被破解。
技术实现思路
本技术提供一种芯片封装结构，以提高集成芯片的安全性，增加芯片破解的难度。第一方面，本技术实施例提供一种芯片封装结构，包括：第一芯片；和第二芯片，所述第二芯片包括衬底和互连层，所述互连层内包括金属互连线，所述第一芯片位于所述第二芯片的衬底内，且所述第一芯片通过位于所述第二芯片内的导电通道与所述第二芯片的互连层内的金属互连线电连接，所述第一芯片的外表面与所述第二芯片的所述衬底之间还填充有绝缘层。可选地，所述导电通道与所述第一芯片垂直互连。可选地，所述导电通道的外表面与所述衬底之间还填充有绝缘介质。可选地，所述绝缘层的材料包括：树脂，或者掺有二氧化硅颗粒的环氧树脂。可选地，所述第二芯片的衬底包括相对的第一表面和第二表面，所述互连层覆盖在所述第一表面，所述第二表面上设置有向所述第一表面方向延伸的凹槽。可选地，所述凹槽的底面与所述互连层之间设置有至少1个贯穿所述衬底的导电通道安装孔；所述第一芯片位于所述凹槽内。可选地，所述凹槽的数量为1个或1个以上，所述第一芯片的数量为1个或1个以上；所述第一芯片至少与一个所述导电通道电连接。可选地，所述第一芯片包括焊盘，所述焊盘通过所述导电通道与所述金属互连线电连接。可选地，所述第一芯片包括焊盘，所述焊盘与所述导电通道的连接方式包括：各向异性导电胶连接、键合、焊接中的任一种方式。可选地，所述第二芯片进一步包括器件层，所述器件层形成于所述衬底与所述互连层之间，所述器件层包括半导体元器件，所述半导体元器件与所述金属互连线电连接。可选地，所述第二芯片的互连层上还设置有焊盘，所述焊盘与所述互连层内的金属互连线电连接。可选地，所述导电通道为填充了导电材料的硅通孔。可选地，还包括：基板、塑封层，所述第一芯片和所述第二芯片通过胶水固定在所述基板上，所述基板内含有预制的金属重布线层，所述金属重布线层的一端通过金线与所述第二芯片的焊盘连接，所述金属重布线层的另一端与焊球连接；其中，所述第一芯片和所述第二芯片以及金线被密封在所述塑封层内。第二方面，本技术实施例提供一种芯片封装结构的制作方法，用于制作如第一方面中任一项所述的芯片封装结构；所述方法包括：将晶圆作为衬底，在所述衬底的第一表面上设置至少一个安装孔；在所述安装孔的侧壁以及底面上覆盖绝缘介质，得到与衬底绝缘的安装孔；在所述安装孔内沉积导电材料，得到导电通道；在所述衬底的第一表面上制作第二芯片的器件层，所述器件层内包含有各种半导体元器件；在所述器件层上制作互连层；在所述衬底的第二表面上设置至少一个凹槽，且所述导电通道的导电材料凸出所述凹槽的底面；将第一芯片安装在所述凹槽内，且所述第一芯片的焊盘与所述导电通道的导电材料电连接；在所述第一芯片与所述凹槽之间的空隙内填充绝缘层；形成包含有第一芯片和第二芯片的异质集成结构；从晶圆上分割出包含有第一芯片和第二芯片的异质集成结构，并将所述异质集成结构进行测试和塑封。可选地，所述将晶圆作为衬底，在所述衬底的第一表面上设置至少一个安装孔，包括：采用深反应离子刻蚀或者电化学腐蚀工艺在所述晶圆上制作至少一个安装孔。可选地，在所述安装孔的侧壁以及底面上覆盖绝缘介质的方式包括：热氧生长、物理气相沉积、化学气相沉积、原子层沉积、先填充光敏聚合物再进行光刻其中之一；其中，所述绝缘介质的材料包括：硅的氮化物，硅的氧化物、聚酰亚胺、光刻胶其中之一或多种之组合。可选地，在所述安装孔内沉积导电材料的方式包括：物理气相沉积、化学气相沉积、原子层沉积、电镀、蒸镀其中之一；其中，导电材料包括：金属、碳基材料、氮化钛、氮化钽、硅其中之一或多种之组合。可选地，在所述衬底的第二表面上设置至少一个凹槽的方式包括：干法刻蚀、湿法腐蚀、机械开槽其中之一。可选地，所述绝缘层的材料包括：树脂，或者掺有二氧化硅颗粒的环氧树脂。可选地，从晶圆上分割出包含有第一芯片和第二芯片的异质集成结构，并将所述异质集成结构进行测试和塑封，包括：将所述第一芯片和所述第二芯片构成的异质集成结构从晶圆上分割出来，并通过胶水固定在基板上，所述基板内含有预制的金属重布线层；将所述金属重布线层的一端通过金线与所述第二芯片的焊盘连接，所述金属重布线层的另一端与焊球连接；将所述第一芯片和所述第二芯片构成的异质集成结构以及金线塑封在塑封层内。第三方面，本技术实施例提供一种芯片封装结构的制作方法，用于制作如第一方面中任一项所述的芯片封装结构；所述方法包括：将晶圆作为衬底，在所述衬底的第一表面上制作第二芯片的器件层，所述器件层内包含有各种半导体元器件；在所述器件层上设置至少一个安装孔，所述安装孔贯穿所述器件层到达所述衬底内部；在所述安装孔的侧壁以及底面上覆盖绝缘介质，得到与衬底绝缘的安装孔；在所述安装孔内沉积导电材料，得到导电通道；在所述器件层上制作互连层；在所述衬底的第二表面上设置至少一个凹槽，且所述导电通道的导电材料凸出所述凹槽的底面；将第一芯片安装在所述凹槽内，且所述第一芯片的焊盘与所述导电通道的导电材料电连接；在所述第一芯片与所述凹槽之间的空隙内填充绝缘层；形成包含有第一芯片和第二芯片的异质集成结构；从晶圆上分割出包含有第一芯片和第二芯片的异质集成结构，并将所述异质集成结构进行测试和塑封。可选地，在所述器件层上设置至少一个安装孔，包括：采用深反应离子刻蚀DRIE或者电化学腐蚀工艺在所述器件层上制作至少一个安装孔。可选地，在所述安装孔的侧壁以及底面上覆盖绝缘介质的方式包括：热氧生长、物理气相沉积、化学气相沉积、原子层沉积、先填充光敏聚合物再进行光刻其中之一；其中，所述绝缘介质的材料包括：硅的氮化物，硅的氧化物、聚酰亚胺、光刻胶。可选地，在所述安装孔内沉积导电材料的方式包括：物理气相沉积、化学气相沉积、原子层沉积、电镀、蒸镀其中之一；其中，导电材料包括：金属、碳基材料、氮化钛、氮化钽、硅。可选地，在所述衬底的第二表面上设置至少一个凹槽的方式包括：干法刻蚀、湿法腐蚀、机械开槽其中之一。可选地，所述绝缘层的材料包括：树脂，或者掺有二氧化硅颗粒的环氧树脂。可选地，从晶圆上分割出包含有第一芯片和第二芯片的异质集成结构，并将所述异质集成结构进行测试和塑封，包括：将所述第一芯片和所述第二芯片构成的异质集成结构从晶圆上分割出来，并通过胶水固定在基板上，所述基板内含有预制的金属重布本文档来自技高网...

【技术保护点】
1.一种芯片封装结构，其特征在于，包括：第一芯片；和第二芯片，所述第一芯片的体积小于所述第二芯片的体积，所述第二芯片包括衬底和互连层，所述互连层内包括金属互连线，所述第一芯片位于所述第二芯片的衬底内，且所述第一芯片通过位于所述第二芯片内的导电通道与所述第二芯片的互连层内的金属互连线电连接，所述第一芯片的外表面与所述第二芯片的所述衬底之间还填充有绝缘层。

【技术特征摘要】
1.一种芯片封装结构，其特征在于，包括：第一芯片；和第二芯片，所述第一芯片的体积小于所述第二芯片的体积，所述第二芯片包括衬底和互连层，所述互连层内包括金属互连线，所述第一芯片位于所述第二芯片的衬底内，且所述第一芯片通过位于所述第二芯片内的导电通道与所述第二芯片的互连层内的金属互连线电连接，所述第一芯片的外表面与所述第二芯片的所述衬底之间还填充有绝缘层。2.根据权利要求1所述的封装结构，其特征在于，所述导电通道与所述第一芯片垂直互连。3.根据权利要求1所述的封装结构，其特征在于，所述导电通道的外表面与所述衬底之间还填充有绝缘介质。4.根据权利要求1所述的封装结构，其特征在于，所述绝缘层的材料包括：树脂，或者掺有二氧化硅颗粒的环氧树脂。5.根据权利要求1所述的封装结构，其特征在于，所述第二芯片的衬底包括相对的第一表面和第二表面，所述互连层覆盖在所述第一表面，所述第二表面上设置有向所述第一表面方向延伸的凹槽。6.根据权利要求5所述的封装结构，其特征在于，所述凹槽的底面与所述互连层之间设置有至少1个贯穿所述衬底的导电通道安装孔；所述第一芯片位于所述凹槽内。7.根据权利要求5所述的封装结构，其特征在于，所述凹槽的数量为1个或1个以上，所述第一芯片的数量为...

【专利技术属性】
技术研发人员：陆斌，沈健，
申请(专利权)人：深圳市为通博科技有限责任公司，
类型：新型
国别省市：广东,44