一种硅刻蚀通孔的扇出型晶圆级封装结构制造技术

本实用新型专利技术公开了一种硅刻蚀通孔的扇出型晶圆级封装结构，包括：芯片；介质材料块，所述介质材料块与所述芯片相邻；塑封材料，所述塑封材料包封所述芯片和所述介质材料块，其中所述芯片具有第一表面和第二表面，所述第一表面上具有有源区以及至少两个焊盘，每个焊盘上具有凸点，所述凸点的顶面、介质材料块的顶面以及塑封材料的顶面齐平，构成一个平面，所述凸点的顶面和塑封材料的顶面上设置有第一导电线路，介质材料块的顶面上设置有第二导电线路和/或器件，所述第一导电线路与所述第二导电线路和/或器件电连接。

A Fan-Out Wafer-Level Packaging Structure with Silicon-etched Through Holes

The utility model discloses a fan-out wafer-level packaging structure with silicon etched through holes, which includes: a chip; a dielectric material block, the dielectric material block adjacent to the chip; a plastic sealing material, the plastic sealing material encapsulating the chip and the dielectric material block, the chip has a first surface and a second surface, and the first surface has an active region and at least two surfaces. The top surface of the bump, the top surface of the dielectric material block and the top surface of the plastic sealing material are flat, forming a plane. The top surface of the bump and the top surface of the plastic sealing material are provided with a first conductive line and a second conductive line and/or device. The first conductive line and the second conductive line and/or device are arranged on the top surface of the dielectric material block./ Or device electrical connection.

【技术实现步骤摘要】
一种硅刻蚀通孔的扇出型晶圆级封装结构
本技术的实施例涉及半导体封装技术。具体而言，本技术涉及一种硅刻蚀通孔的扇出型晶圆级封装结构。
技术介绍
随着电子产品多功能化和小型化的潮流，高密度微电子组装技术在新一代电子产品上逐渐成为主流。为了配合新一代电子产品的发展，尤其是智能手机、掌上电脑、超级本等产品的发展，芯片的尺寸向密度更高、速度更快、尺寸更小、成本更低等方向发展。扇出型板级封装技术(FanoutPanelLevelPackage,F0PLP)的出现，作为扇出型晶圆级封装技术(FanoutWaferLevelPackage,F0WLP)的升级技术，拥有更广阔的发展前景。在高频电子设备中，电路上一段特殊形状的铜皮也可以构成一个电感、电容、或电阻等，通常把这种器件称为无源器件。在智能系列产品的接受度和使用度大幅提高的现代社会，高频无源器件的产能也随之高涨。随着电子产品小型化的发展，电感、电容、天线等无源器件的体积已减小到物理极限。未来无源器件的发展方向是集成化，为客户提供便于使用的完整系统。小型化将会是大部分电子设备的方向，我们已经看到了触屏手机、液晶电视、平板电脑的轻薄化趋势，因此，无源器件作为电路系统中不可缺少的组件，轻薄小型、高效集成是必然走向。现有的集成扇出型InFO(IntegratedFan-Out)封装方案，封装多在单面进行封装布线，信号线路都只在封装的单面。低频信号及高频信号都通过一个平面布线，往往信号之前的相互串扰比较严重，信号的完整性比较难以保证。此外，InFO封装方案，布线多在塑封有机材料之上，塑封材料做为介质材料。受限于有机材料的材料特性，如电导率、介电常数、损耗角等，往往在某些应用中受限较大。无法实现某些电器特性。如高的Q值电感、电容，天线设计等。因此，本领域需要一种适用于高频信号的扇出型晶圆级封装结构
技术实现思路
针对现有技术中存在的问题，本技术提出一种基于TSV的RDL布线，将部分非高频信号引导到封装的背部，实现高频信号与低频信号的分开布置，减小信号串扰。根据本技术的一个方面，提供一种硅刻蚀通孔的扇出型晶圆级封装结构，包括：芯片；介质材料块，所述介质材料块与所述芯片相邻；塑封材料，所述塑封材料包封所述芯片和所述介质材料块，其中所述芯片具有第一表面和第二表面，所述第一表面上具有有源区以及至少两个焊盘，每个焊盘上具有凸点，所述凸点的顶面、介质材料块的顶面以及塑封材料的顶面齐平，构成一个平面，所述凸点的顶面和塑封材料的顶面上设置有第一导电线路，介质材料块的顶面上设置有第二导电线路和/或器件，所述第一导电线路与所述第二导电线路和/或器件电连接，所述第二表面与所述第一表面相对，所述第二表面与塑封材料的背面齐平，且重布线层和外接焊盘分布在第二表面和塑封材料的背面上，重布线层通过一个或多个TSV孔与所述凸点中的一个或多个形成电连接，其中TSV孔从所述第二表面延伸到对应凸点的焊盘，并且TSV孔内部填充有导电金属。在本技术的一个实施例中，所述凸点包括用于高频信号传输的凸点和用于低频信号传输的凸点。在本技术的一个实施例中，硅刻蚀通孔的扇出型晶圆级封装结构还包括设置在所述外接焊盘上的焊球。在本技术的一个实施例中，所述第二导电线路是高频信号线。在本技术的一个实施例中，所述器件是电感、电容或天线。在本技术的一个实施例中，介质材料块是低导电率材料。根据本技术的另一个实施例，提供一种硅刻蚀通孔的扇出型晶圆级封装结构的制造方法，包括：提供待封装芯片，所述芯片具有第一表面和第二表面，第一表面上具有有源区以及至少两个凸点；在所述凸点中的一个或多个的背面形成TSV孔，所述TSV孔从第二表面延伸到对应凸点背面的焊盘；在所述TSV孔内填充金属；将所述芯片和介质材料块固定在第一载板上，其中芯片的凸点与载板接触；将所述芯片及介质材料块进行整体塑封操作，形成塑封体；将所述塑封体从第一载板分离；将塑封体的背面键合到第二载板上，对包含芯片的凸点的正面进行研磨，露出凸点的金属面；在塑封体的研磨后的正面上形成导电线路和/或器件；在导电线路和/或器件上面覆盖第一介质层；将塑封体从所述第二载板分离；将塑封体的正面键合到第三载板上，对背面进行研磨，露出TSV孔金属；在TSV孔金属上形成重布线层和外接焊盘。在本技术的另一个实施例中，该方法还包括在外接焊盘上形成焊球。在本技术的另一个实施例中，在塑封体的研磨后的正面上形成导电线路和/或器件包括：在所述凸点的顶面和塑封材料的顶面上形成第一导电线路，在介质材料块的顶面上形成第二导电线路和/或器件，所述第一导电线路与所述第二导电线路和/或器件电连接。在本技术的另一个实施例中，所述介质材料块的材料与塑封材料不同。本技术的实施例采用封装正反面双面布线，大大降低了封装的布线难度，提高了封装的输入输出焊盘的数量。本技术的实施例利用事先放置的其他介质材料作为基底材料，将关键信号布置在其上面，用以提升特定结构的性能，如电感电容的Q值，天线性能等。本技术采用晶圆级的封装形式，其生产效率更高，成本优势更大。本技术基于InFO扇出封装技术，相比于嵌入式晶圆级球栅阵列EWLB扇出方案，其RDL布线的工艺可实现性更高，可靠性更好。附图说明为了进一步阐明本技术的各实施例的以上和其它优点和特征，将参考附图来呈现本技术的各实施例的更具体的描述。可以理解，这些附图只描绘本技术的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。图1示出根据本技术的一个实施例的硅刻蚀通孔的高频扇出型晶圆级封装结构100的剖面示意图。图2示出示出根据本技术的一个实施例形成硅刻蚀通孔的高频扇出型晶圆级封装结构的流程图。图3A至3R示出根据本技术的一个实施例形成硅刻蚀通孔的高频扇出型晶圆级封装结构过程的剖面示意图。具体实施方式在以下的描述中，参考各实施例对本技术进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本技术的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本技术的实施例的全面理解。然而，本技术可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本技术的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。本技术基于传统的扇出封装InFO工艺，提出基于TSV孔的双面布线。不但降低了整体封装的布线难度，同时将高频与低频信号彼此分离，降低了信号之间的彼此串扰。另外，本技术的实施例中，应用与塑封材料不同的介质材料作为特定器件布线层的基底材料。解决塑封材料作为介质材料的弊病。提高了整个封装的电器性能。图1示出根据本技术的一个实施例的硅刻蚀通孔的高频扇出型晶圆级封装结构100的剖面示意图。如图1所示，高频扇本文档来自技高网...

【技术保护点】
1.一种硅刻蚀通孔的扇出型晶圆级封装结构，其特征在于，包括：芯片；介质材料块，所述介质材料块与所述芯片相邻；塑封材料，所述塑封材料包封所述芯片和所述介质材料块，其中所述芯片具有第一表面和第二表面，所述第一表面上具有有源区以及至少两个焊盘，每个焊盘上具有凸点，所述凸点的顶面、介质材料块的顶面以及塑封材料的顶面齐平，构成一个平面，所述凸点的顶面和塑封材料的顶面上设置有第一导电线路，介质材料块的顶面上设置有第二导电线路和/或器件，所述第一导电线路与所述第二导电线路和/或器件电连接，所述第二表面与所述第一表面相对，所述第二表面与塑封材料的背面齐平，且重布线层和外接焊盘分布在第二表面和塑封材料的背面上，所述重布线层通过一个或多个TSV孔与所述凸点中的一个或多个形成电连接，其中TSV孔从所述第二表面延伸到对应凸点的焊盘，并且TSV孔内部填充有导电金属。

【技术特征摘要】
1.一种硅刻蚀通孔的扇出型晶圆级封装结构，其特征在于，包括：芯片；介质材料块，所述介质材料块与所述芯片相邻；塑封材料，所述塑封材料包封所述芯片和所述介质材料块，其中所述芯片具有第一表面和第二表面，所述第一表面上具有有源区以及至少两个焊盘，每个焊盘上具有凸点，所述凸点的顶面、介质材料块的顶面以及塑封材料的顶面齐平，构成一个平面，所述凸点的顶面和塑封材料的顶面上设置有第一导电线路，介质材料块的顶面上设置有第二导电线路和/或器件，所述第一导电线路与所述第二导电线路和/或器件电连接，所述第二表面与所述第一表面相对，所述第二表面与塑封材料的背面齐平，且重布线层和外接焊盘分布在第二表面和塑封材料的背面上，所述重布线层通过一个或多个TSV孔与...

【专利技术属性】
技术研发人员：徐健，
申请(专利权)人：华进半导体封装先导技术研发中心有限公司，
类型：新型
国别省市：江苏,32