晶片级封装和方法技术

一种铜柱凸块半导体封装方法将形成在铜柱凸块下方的有机绝缘层仅图案化到围绕铜柱凸块和在铜柱凸块附近的区域。通常为薄膜聚合物层的有机绝缘层用作铜柱凸块的阻挡层，以在铜柱倒装芯片接合工艺期间保护半导体晶片。铜柱凸块半导体封装方法限制了施加有机绝缘层的区域，以减少由有机绝缘层引入到半导体晶片的应力。在另一个实施例中，一种铜柱凸块半导体封装方法将形成在铜柱凸块下方的有机绝缘层图案化到围绕铜柱凸块并沿着再分布层的路径的区域，而不使用大的且连续的有机绝缘层。

【技术实现步骤摘要】
【国外来华专利技术】晶片级封装和方法相关申请的交叉引用本申请要求2016年9月23日提交的标题为“晶片级封装和方法(WAFERLEVELPACKAGEANDMETHOD)”的美国临时专利申请No.62/399,111的优先权，出于所有目的，该美国临时专利申请通过引用的方式并入本文。
技术介绍
使用铜柱凸块倒装芯片互连技术的半导体封装已经被广泛采用。铜柱凸块用作集成电路芯片和封装基板之间的倒装芯片互连。铜柱凸块倒装芯片互连是一种晶片级封装，其中铜柱凸块在晶片处理完成之后但在晶片被切割成单独的集成电路管芯之前形成在集成电路管芯的接合焊盘上。更具体地，在晶片处理结束时，晶片被涂覆有称为钝化层的最终介电层，其覆盖集成电路的所有有源电路，仅暴露接合焊盘。该钝化层通常使用二氧化硅或氮化硅来形成。然后，晶片的后端处理可以从晶片被处理的地方开始，以在晶片的暴露的接合焊盘上形成铜柱凸块。在形成铜柱凸块之后，然后将晶片切割成单独的集成电路管芯，并且将每个集成电路管芯以倒装芯片构造组装到封装基板上，其中铜柱凸块用作到封装基板的倒装芯片互连。图1是在一些示例中采用铜柱凸块倒装芯片互连技术的封装集成电路的剖面图。参考图1，集成电路管芯12被封装在倒装芯片半导体封装10中。在该封装中，包括有源电路和用于外部连接的接合焊盘的集成电路管芯12的前侧面向下。铜柱凸块14形成在集成电路12的接合焊盘上，并用作集成电路管芯12和通常形成为印刷电路板(PCB)基板的封装基板20之间的电互连。集成电路管芯12以倒装芯片方式附接到封装基板20。底部填充材料16和坝状件18可以用在倒装芯片附接工艺中。PCB封装基板20可以是单层或多层PCB。PCB封装基板20包括印刷在其上并形成在PCB中的导电迹线，用于接收形成在集成电路管芯20上的铜柱凸块，并将形成在基板的顶部侧的铜柱凸块电连接到形成在基板的底部侧的焊料球22的阵列。焊料球22形成半导体封装10的外部连接。在本图示中，集成电路管芯被形成为绝缘体上硅集成电路。在集成电路管芯用于高压应用的情况下，在集成电路管芯12的背侧上的绝缘体基板上可能会有大量电荷堆积。在一些示例中，集成电路管芯12的背侧需要接地。因此，导电的顶部基板26形成在集成电路管芯12的背侧上，并通过导电粘合剂24附接到所述背侧。接合线28用于将顶部基板26电连接到封装基板20，以用于电接地连接。然后，整个结构被包封在模制化合物29中，以形成半导体封装10。在铜柱凸块倒装芯片互连工艺中，已经观察到由于管芯翘曲导致的封装失效。图2示出了一个示例中由于管芯翘曲导致的封装失效模式。在倒装芯片互连工艺中，在铜柱凸块形成在晶片上之后，晶片经受背侧研磨至某个期望的管芯厚度。例如，晶片可以具有700μm的厚度，并且被背侧研磨至约100μm。然后，晶片被切割成单独的管芯12。在切割之后，集成电路管芯12上的某些应力导致管芯翘曲，如图2所示。管芯12上的翘曲阻止了管芯被正确地附接到封装基板20。特别地，由于管芯翘曲，一些铜柱凸块将不能与封装基板20上的导电迹线进行物理接触，从而导致在管芯的拐角处的开路连接，如图2所示。管芯翘曲问题通常影响具有大管芯尺寸(例如10mm×10mm)和薄管芯厚度(例如100μm)的集成电路管芯。在一些情况下，管芯翘曲可以最高达70μm，为管芯厚度的70％。管芯尺寸大但管芯厚度薄的集成电路管芯上的管芯翘曲问题使得不可能通过倒装芯片方式接合到印刷电路板基板上。管芯翘曲问题的常规解决方案涉及增加管芯厚度，例如仅将晶片背侧研磨至200μm或250μm厚度。然而，较厚的管芯尺寸有时是不希望的，因为封装厚度也增加了，这使得半导体封装对于某些应用是不希望的，例如在小型移动设备中。在一些情况下，相信管芯翘曲是由于在后端处理期间施加到集成电路管芯的前表面以形成铜柱凸块的聚酰亚胺材料。因此，针对管芯翘曲问题的一些常规解决方案涉及在集成电路管芯上使用具有较低固化温度或较低挠曲模量特性的聚酰亚胺材料。这些替代材料有时会增加半导体封装的成本。附图说明在以下详细描述和附图中公开了本专利技术的各种实施例。图1是在一些示例中采用铜柱凸块倒装芯片互连技术的封装集成电路的剖面图。图2示出了一个示例中由于管芯翘曲导致的封装失效模式。包括图3(a)至图3(i)的图3示出了用于在半导体晶片的接合焊盘上形成铜柱凸块的常规后端处理步骤。包括图4(a)和4(b)的图4是形成在半导体晶片上的铜柱凸块的剖面图和具有使用图3的常规后端处理步骤形成的铜柱凸块的集成电路管芯的俯视图。包括图5(a)和5(b)的图5是在再分布层上形成的铜柱凸块的剖面图、以及在一些示例中具有在再分布层上形成的铜柱凸块的集成电路管芯的俯视图。图6是图3和4中的半导体晶片的另一剖面图，示出了其上形成有多个铜柱凸块的晶片的较大部分。图7是具有使用本专利技术的实施例中的半导体封装方法在其上形成的铜柱凸块的半导体晶片的剖面图。包括图8(a)的图8是流程图，示出了在本专利技术的实施例中用于形成铜柱凸块的半导体封装方法。包括图9(a)至图9(i)的图9示出了使用图8中的半导体封装方法在半导体晶片的接合焊盘上形成铜柱凸块的后端处理步骤。包括图10(a)和10(b)的图10是形成在半导体晶片上的铜柱凸块的剖面图和具有使用图8的后端半导体封装方法形成的铜柱凸块的集成电路管芯的俯视图。包括图11(a)和11(b)的图11是在本专利技术的一个实施例中使用再分布层的铜柱凸块的剖面图和使用半导体封装方法形成的集成电路管芯的俯视图。包括图12(a)和12(b)的图12是在本专利技术的替代实施例中使用再分布层的铜柱凸块的剖面图和使用半导体封装方法形成的集成电路管芯的俯视图。图13是流程图，示出了在本专利技术的实施例中使用再分布层形成铜柱凸块的半导体封装方法。图14是流程图，示出了在本专利技术的实施例中使用再分布层形成铜柱凸块的半导体封装方法。具体实施方式本专利技术可以以多种方式实现，包括作为过程、设备、系统和/或物质的组合物。在本说明书中，这些实现或本专利技术可以采取的任何其他形式可以被称为技术。通常，可以在本专利技术的范围内改变所公开的过程的步骤的顺序。下面提供本专利技术的一个或多个实施例的详细描述以及示出本专利技术的原理的附图。本专利技术结合这样的实施例进行描述，但本专利技术不限于任何实施例。本专利技术的范围仅由权利要求限制，并且本专利技术包括许多替代形式、修改和等同物。在以下的描述中阐述了许多具体细节，以便提供对本专利技术的透彻理解。这些细节是出于示例的目的而提供的，并且本专利技术可以根据权利要求在没有这些具体细节中的一些或全部细节的情况下实施。为了清楚起见，在与本专利技术相关的
中已知的技术材料没有被详细描述，以免本专利技术被不必要地模糊化。根据本专利技术的实施例，一种形成铜柱凸块半导体封装的方法包括将形成在铜柱凸块下方的有机绝缘层仅图案化(patterning)到铜柱凸块周围和附近的区域。该有机绝缘层(通常是薄膜聚合物层)用作铜柱凸块的阻挡层，以在铜柱凸块倒装芯片接合工艺期间保护半导体晶片。本专利技术的半导体封装方法限制了施加该有机绝缘层的区域，以减少由该有机绝缘层引入到半导体晶片的应力。在其它实施例中，一种使用再分布工艺形成铜柱凸块半导体封装的方法包括将形成在铜柱凸块和再分布层下方的有机绝缘层图案化，以覆盖接合本文档来自技高网...

【技术保护点】
1.一种形成铜柱凸块半导体封装的方法，包括：提供成品半导体晶片，所述成品半导体晶片包括半导体基板，所述半导体基板上形成有钝化层，所述钝化层覆盖所述半导体基板的顶表面并暴露接合焊盘；在所述半导体晶片上形成有机绝缘层；图案化所述有机绝缘层以覆盖位于所述接合焊盘与所述钝化层的界面处的区域，所述有机绝缘层被去除以暴露所述接合焊盘并且被从所述半导体晶片的剩余区域去除；在所述有机绝缘层和所述半导体晶片上形成种子金属层；在所述接合焊盘上方在所述种子金属层上形成铜柱凸块；去除未形成在所述铜柱凸块下方的所述种子金属层；以及回流焊所述铜柱凸块。

【技术特征摘要】
【国外来华专利技术】2016.09.23 US 62/399,111;2017.08.01 US 15/666,3091.一种形成铜柱凸块半导体封装的方法，包括：提供成品半导体晶片，所述成品半导体晶片包括半导体基板，所述半导体基板上形成有钝化层，所述钝化层覆盖所述半导体基板的顶表面并暴露接合焊盘；在所述半导体晶片上形成有机绝缘层；图案化所述有机绝缘层以覆盖位于所述接合焊盘与所述钝化层的界面处的区域，所述有机绝缘层被去除以暴露所述接合焊盘并且被从所述半导体晶片的剩余区域去除；在所述有机绝缘层和所述半导体晶片上形成种子金属层；在所述接合焊盘上方在所述种子金属层上形成铜柱凸块；去除未形成在所述铜柱凸块下方的所述种子金属层；以及回流焊所述铜柱凸块。2.根据权利要求1所述的方法，其中，在所述半导体晶片上形成所述有机绝缘层包括：在所述半导体晶片上形成所述有机绝缘层，所述有机绝缘层包括薄膜聚合物材料。3.根据权利要求2所述的方法，其中，所述有机绝缘层包括聚酰亚胺(PI)或聚苯并恶唑(PBO)。4.根据权利要求1所述的方法，其中，图案化所述有机绝缘层以覆盖位于所述接合焊盘与所述钝化层的界面处的区域包括：图案化所述有机绝缘层以覆盖位于所述接合焊盘与所述钝化层的所述界面处的所述区域，所述有机绝缘层以重叠宽度与所述界面重叠以提供用于待形成的所述铜柱凸块的应力缓冲层，所述有机绝缘层被去除以暴露所述接合焊盘并且被从所述半导体晶片的剩余区域去除。5.根据权利要求4所述的方法，其中，图案化所述有机绝缘层以覆盖位于所述接合焊盘与所述钝化层的所述界面处的所述区域包括：以圆形形状来图案化所述有机绝缘层以覆盖位于所述接合焊盘与所述钝化层的所述界面处的所述区域，所述有机绝缘层以重叠宽度与所述界面重叠以提供用于待形成的所述铜柱凸块的所述应力缓冲层，所述有机绝缘层被去除以暴露所述接合焊盘并且被从所述半导体晶片的所述剩余区域去除。6.根据权利要求4所述的方法，其中，图案化所述有机绝缘层以覆盖位于所述接合焊盘与所述钝化层的所述界面处的所述区域包括：以矩形形状图案化所述有机绝缘层以覆盖位于所述接合焊盘与所述钝化层的所述界面处的所述区域，所述有机绝缘层以重叠宽度与所述界面重叠以提供用于待形成的所述铜柱凸块的所述应力缓冲层，所述有机绝缘层被去除以暴露所述接合焊盘并且被从所述半导体晶片的所述剩余区域去除。7.根据权利要求1所述的方法，其中，在所述半导体晶片上形成所述有机绝缘层和图案化所述有机绝缘层以覆盖位于所述接合焊盘与所述钝化层的界面处的所述区域包括：形成所述有机绝缘层以覆盖所述半导体晶片的整个表面；和图案化所述有机绝缘层，以从所述半导体晶片的除了位于所述接合焊盘与所述钝化层的所述界面处的所述区域之外的表面去除所述有机绝缘层。8.一种形成铜柱凸块半导体封装的方法，包括：提供成品半导体晶片，所述成品半导体晶片包括半导体基板，所述半导体基板上形成有钝化层，所述钝化层覆盖所述半导体基板的顶表面并暴露接合焊盘；在所述半导体晶片上形成第一有机绝缘层；图案化所述第一有机绝缘层以覆盖位于所述接合焊盘与所述钝化层的界面处的第一区域，覆盖待形成的凸块焊盘的第二区域并沿着待形成的再分布层的从所述接合焊盘到所述凸块焊盘的路径形成所述第一有机绝缘层的岛，所述第一有机绝缘层被从所述接合焊盘去除并且被从所述半导体晶片的除了所述第一区域、所述第二区域和所述第一有机绝缘层的所述岛之外的剩余区域去除；在所述第一有机绝缘层和所述半导体晶片上形成第一种子金属层；在所述接合焊盘和所述第一有机绝缘层上方在所述半导体晶片上形成所述再分布层，所述再分布层被形成为包括与所述接合焊盘间隔开的所述凸块焊盘和将所述接合焊盘连接到所述凸块焊盘的导电迹线，所述凸块焊盘形成在所述第一有机绝缘层的所述第二区域上方，并且所述导电迹线形成在所述第一有机绝缘层的所述岛上方；去除未形成在所述再分布层下方的所述第一种子金属层；在所述再分布层和所述半导体晶片上形成第二种子金属层；在所述凸块焊盘上方在所述第二种子金属层上形成铜柱凸块；去除未形...

【专利技术属性】
技术研发人员：乔治·楚，
申请(专利权)人：密克罗奇普技术公司，
类型：发明
国别省市：美国,US