存储器管理制造技术

本发明专利技术包含关于混合式存储器管理的设备及方法。实例设备可包含：第一存储器阵列；若干第二存储器阵列；及控制器，其耦合到所述第一存储器阵列及所述若干第二存储器阵列，所述控制器经配置以：执行写入操作，其中所述写入操作的执行在由写入光标指示的位置处开始将数据写入到所述第一存储器阵列；及在完成所述写入操作的执行后，就将所述写入光标放置在所述第一存储器阵列中的经更新位置处，其中所述经更新位置是所述第一存储器阵列中的下一可用位置。

【技术实现步骤摘要】
【国外来华专利技术】存储器管理
本专利技术大体上涉及存储器装置，且更具体来说，涉及用于存储器管理的设备及方法。
技术介绍
存储器装置通常被提供为计算机或其它电子装置中的内部、半导体、集成电路。存在许多不同类型的存储器，包含易失性及非易失性存储器。易失性存储器可需要电力以维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)等。非易失性存储器可通过在不被供电时保持所存储的数据来提供持久性数据，且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)，及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)及磁阻性随机存取存储器(MRAM)等。存储器也用作范围广泛的电子应用的易失性及非易失性数据存储装置。非易失性存储器可用于例如个人计算机、便携式记忆棒、数码相机、蜂窝电话、例如MP3播放器的便携式音乐播放器、电影播放器，及其它电子装置。存储器单元可被布置成多个阵列，其中所述阵列用于存储器装置中。附图说明图1是根据本专利技术的若干实施例的呈包含存储器装置的计算系统的形式的设备的框图。图2是根据本专利技术的若干实施例的控制器的框图。图3是绘示根据本专利技术的若干实施例的对存储器装置执行的若干操作的功能图。图4A及4B绘示根据本专利技术的若干实施例的第一经管理单元及第二经管理单元。图5A及5B绘示根据本专利技术的若干实施例的若干经管理单元。具体实施方式本专利技术包含关于混合式存储器管理的设备及方法。实例设备可包含：第一存储器阵列；若干第二存储器阵列；及控制器，其耦合到所述第一存储器阵列及所述若干第二存储器阵列，所述控制器经配置以：执行写入操作，其中所述写入操作的执行在由写入光标指示的位置处开始将数据写入到所述第一存储器阵列；及在完成所述写入操作的执行后，就将所述写入光标放置在所述第一存储器阵列中的经更新位置处，其中所述经更新位置是所述第一存储器阵列中的下一可用位置。在若干实施例中，可对包含第一存储器阵列及若干第二存储器阵列的存储器装置执行写入操作。所述存储器装置可为混合式存储器装置，其中所述第一存储器阵列可为存储类存储器，且所述若干第二存储器阵列可为不同类型的存储器，例如NAND快闪存储器。所述写入操作可包含将数据写入到所述第一存储器阵列及/或所述若干第二存储器阵列。可响应于存储在所述第一存储器阵列中的数据的量低于阈值量而将所述数据写入到所述第一存储器阵列。在若干实施例中，可基于指示将开始写入操作的位置的写入光标而写入对第一存储器阵列执行的写入操作。所述写入光标的位置可基于所述写入阵列中的若干经管理单元的状态，其中每一经管理单元可具有有效、无效、自由或不使用的状态。在每一写入操作之后，所述写入光标的位置可被更新且被放置在具有自由状态的下一经管理单元处。例如，所述经管理单元可基于其物理位置依顺序次序被分配地址，且所述经管理单元基于其地址依顺序次序被循环访问，以确定所述经管理单元的状态且将所述写入光标放置在经更新位置处。在若干实施例中，读取操作可包含针对第一存储器阵列中的数据确定经管理单元样式干扰电平及原始位错误率(RBER)。当所述经管理单元样式干扰电平高于阈值或所述原始位错误率(RBER)高于阈值时，可执行移动操作以将所述数据移动到所述第一存储器阵列中的新位置。当所述RBER高于阈值时，可将所述数据移动到新位置，这是因为当从所述数据的原始位置读取所述数据时，错误校正(ECC)操作可能不能够校正错误。当所述经管理单元样式干扰电平高于阈值时，可将所述数据移动到新位置，这是因为当从相邻的经管理单元已被编程至少特定次数的位置读取数据时，可能更有可能发生错误。在本专利技术的以下具体实施方式中，参考附图，所述附图形成本专利技术的部分，且在所述附图中通过绘示而展示可如何实践本专利技术的一或多个实施例。足够详细地描述这些实施例以使所属领域的一般技术人员能够实践本专利技术的实施例，且应理解，在不脱离本专利技术的范围的情况下，可利用其它实施例且可做出工艺、电气及/或结构改变。如本文中所使用，例如“X”、“Y”、“N”、“M”等的指定符，尤其是关于附图中的元件符号，指示了可包含如此指定的若干特定特征。还应理解，本文中所使用的术语仅是为了描述特定实施例的目的，且不希望为限制性的。如本文中所使用，单数形式“一”、“一个”及“所述”可包含单数及复数参照物两者，除非上下文另有清楚规定。另外，“若干”、“至少一个”及“一或多个”(例如若干存储器阵列)可以是指一或多个存储器阵列，而“多个”希望是指多于一个此类事物。此外，贯穿本申请案所使用的词语“可”及“可能”是以准许意义(即，具有可能性、能够)而非以强制意义(即，必须)而使用。术语“包含”及其变体意指“包含但不限于”。适合于背景内容时，术语“耦合”意指直接或间接的物理连接或能够存取命令及/或数据及命令及/或数据的移动(传输)。适合于背景内容时，术语“数据”及“数据值”在本文中可互换地使用，且可具有相同意义。本文中的图遵循编号惯例，其中第一数字对应于图号，且其余数字识别图中的元件或组件。可通过使用类似数字来识别不同图之间的类似元件或组件。例如，108可指代图1中的元件“08”，且类似元件可在图2中指代为208。应了解，可添加、交换及/或消除本文中在各种实施例中所展示的元件，以便提供本专利技术的若干额外实施例。另外，图中所提供的元件的比例及/或相对尺度希望绘示本专利技术的某些实施例，而不应被视为限制性的。图1是根据本专利技术的若干实施例的呈包含存储器装置106的计算系统100的形式的设备的框图。如本文中所使用，“设备”可以是指但不限于各种结构或结构组合中的任一者，例如电路或电路系统、裸片或若干裸片、模块或若干模块、装置或若干装置，或系统或若干系统。在若干实施例中，计算系统100可包含若干存储器装置。在图1中所绘示的实施例中，存储器装置106可包含第一存储器类型(例如第一存储器阵列110)及第二存储器类型(例如若干第二存储器阵列112-1、…、112-N)。存储器装置106可为混合式存储器装置，其中存储器装置106包含第一存储器阵列110，其相比于若干第二存储器阵列112-1、…、112-N为不同类型的存储器。第一存储器阵列110可为存储类存储器(SCM)，其可为非易失性存储器，其充当用于存储器装置106的主存储器，这是因为其相比于若干第二存储器阵列112-1、…、112-N具有较快的存取时间。第一存储器阵列110可为相变存储器(PCM)、自旋扭矩转移(SST)存储器、铁电(FRAM)及/或电阻性(RRAM)，以及其它类型的非易失性存储器。若干第二存储器阵列112-1、…、112-N可充当用于存储器装置106的数据存储区(例如存储存储器)，且可为NAND快闪存储器，以及其它类型的存储器。例如，若干第二存储器阵列112-1、…、112-N可为RAM、ROM、DRAM、SDRAM、PCRAM、RRAM，及快闪存储器等。如图1中所绘示，主机102可经由接口104而耦合到存储器装置106。主机104及存储器装置106可在接口104上通信(例如发送命令及/或数据)。主机102可为膝上型计算机、个人计算本文档来自技高网...

【技术保护点】
1.一种设备，其包括：第一存储器阵列；若干第二存储器阵列；及控制器，其耦合到所述第一存储器阵列及所述若干第二存储器阵列，所述控制器经配置以：执行写入操作，其中所述写入操作的执行在由写入光标指示的位置处开始将数据写入到所述第一存储器阵列；及在完成所述写入操作的执行后，就将所述写入光标放置在所述第一存储器阵列中的经更新位置处，其中所述经更新位置是所述第一存储器阵列中的下一可用位置。

【技术特征摘要】
【国外来华专利技术】2016.11.08 US 15/345,8621.一种设备，其包括：第一存储器阵列；若干第二存储器阵列；及控制器，其耦合到所述第一存储器阵列及所述若干第二存储器阵列，所述控制器经配置以：执行写入操作，其中所述写入操作的执行在由写入光标指示的位置处开始将数据写入到所述第一存储器阵列；及在完成所述写入操作的执行后，就将所述写入光标放置在所述第一存储器阵列中的经更新位置处，其中所述经更新位置是所述第一存储器阵列中的下一可用位置。2.根据权利要求1所述的设备，其中所述写入操作的执行也将所述数据写入到所述若干第二阵列。3.根据权利要求1所述的设备，其中所述写入操作是由所述设备在接收到请求后就完成的前台操作。4.根据权利要求1所述的设备，其中所述第一存储器阵列包含按顺序被分配地址的若干经管理单元，且其中基于所述经分配地址及所述写入光标的所述位置而按顺序将数据写入到所述若干经管理单元。5.根据权利要求1到4中任一权利要求所述的设备，其中所述控制器经配置以执行另一写入操作，且其中所述另一写入操作的执行在由所述写入光标指示的所述经更新位置处开始将数据写入到所述第一存储器阵列。6.根据权利要求1到4中任一权利要求所述的设备，其中通过跳过经指示为有效、无效或不使用的若干经管理单元以在所述第一存储器阵列中找到下一自由的经管理单元而将所述写入光标放置在所述经更新位置处。7.根据权利要求1到4中任一权利要求所述的设备，其中所述写入操作的执行包含继续在若干自由的经管理单元中按顺序将所述数据写入到所述第一存储器阵列，直到所述写入操作基于所述若干自由的经管理单元的地址是完全的为止。8.一种设备，其包括：第一存储器阵列；若干第二存储器阵列；及控制器，其耦合到所述第一存储器阵列及所述若干第二存储器阵列，且经配置以：通过将在所述第一存储器阵列中处于无效状态的若干经管理单元从无效状态调整到自由状态而对所述若干经管理单元执行清除操作。9.根据权利要求8所述的设备，其中所述若干经管理单元经编程到特定逻辑状态以将所述若干经管理单元置于所述自由状态。10.根据权利要求8到9中任一权利要求所述的设备，其中所述清除操作是在所述设备不对其中正执行所述清除操作的特定区域执行前台操作时由所述设备执行的后台操作。11.一种设备，其包括：第一存储器...

【专利技术属性】
技术研发人员：马可·达拉波拉，埃马努埃莱·孔法洛涅里，保罗·阿马托，达尼埃莱·巴卢智，达尼洛·卡拉乔，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国,US