半导体器件制造技术

一种半导体器件包括：顺序地堆叠在衬底上的第一下绝缘夹层、保护绝缘层和第一上绝缘夹层，以及穿透第一上绝缘夹层、保护绝缘层和第一下绝缘夹层的导电图案。导电图案包括线部分和接触部分，线部分沿与衬底的上表面平行的方向延伸，接触部分从线部分朝衬底延伸。接触部分彼此分开且其间具有绝缘图案。绝缘图案包括第一上绝缘夹层、保护绝缘层和第一下绝缘夹层的每个的一部分。绝缘图案的至少一部分具有台阶状的轮廓。

【技术实现步骤摘要】
半导体器件
本公开的示例实施方式涉及半导体器件，更具体地，涉及包括磁隧道结的半导体存储器件。
技术介绍
对具有低功耗和高速度的半导体存储器件的需求不断增加。为了满足该需求，已经开发了半导体存储器件作为磁性存储器件。磁性存储器件可以具有高速和非易失性存储特性。磁性存储器件可以包括磁隧道结(MTJ)。磁隧道结可以包括两个磁性层和它们之间的绝缘层。磁隧道结的电阻值能基于这两个磁性层的磁化方向而变化。当这两个磁性层的磁化方向反平行时，磁隧道结可以具有高电阻值。当这两个磁性层的磁化方向平行时，磁隧道结可以具有低电阻值。数据能利用这样的电阻值的差异进行写入/读取。
技术实现思路
根据本专利技术构思的示例实施方式，一种半导体器件可以包括：衬底，顺序地堆叠在衬底上的第一下绝缘夹层、保护绝缘层和第一上绝缘夹层，以及穿透第一上绝缘夹层、保护绝缘层和第一下绝缘夹层的导电图案。导电图案可以包括线部分和接触部分，线部分沿与衬底的上表面平行的方向延伸，接触部分从线部分朝衬底延伸。接触部分可以彼此间隔开且其间具有绝缘图案。绝缘图案可以包括第一上绝缘夹层的一部分、保护绝缘层的一部分和第一下绝缘夹层的一部分。绝缘图案的至少一部分可以具有台阶状的轮廓。根据本专利技术构思的示例实施方式，一种半导体器件可以包括：衬底，包括单元区域和外围电路区域；第一下绝缘夹层，在单元区域和外围电路区域上；数据存储结构，在单元区域上的第一下绝缘夹层上；第一上绝缘夹层，在单元区域和外围电路区域上，第一上绝缘夹层在数据存储结构上；保护绝缘层，在数据存储结构的侧壁与第一上绝缘夹层之间以及在单元区域和外围电路区域上的第一下绝缘夹层和第一上绝缘夹层之间；以及导电图案，穿透外围电路区域上的第一上绝缘夹层、保护绝缘层和第一下绝缘夹层。导电图案可以包括线部分和接触部分。线部分可以沿与衬底的上表面平行的方向延伸。接触部分可以从线部分朝衬底延伸，并且彼此横向地间隔开且其间具有绝缘图案。绝缘图案可以包括第一上绝缘夹层、保护绝缘层和第一下绝缘夹层的每个的一部分。每个接触部分可以具有随着离衬底的距离增加而增大的宽度。根据本专利技术构思的示例实施方式，一种半导体器件可以包括：衬底；在衬底上的第一下绝缘夹层；在衬底上的第一下绝缘夹层上的保护绝缘层；在保护绝缘层上的第一上绝缘夹层；以及包括第一部分和多个第二部分的导电图案。所述第一部分可以在第一上绝缘夹层内。所述多个第二部分可以分别在第一上绝缘夹层、保护绝缘层和第一下绝缘夹层内。所述多个第二部分可以在与衬底的上表面平行的第一方向上彼此间隔开。第二部分中的至少一个的侧壁的至少一部分包括台阶状的轮廓。附图说明图1是根据本专利技术构思的示例实施方式的半导体器件的存储单元阵列的电路图。图2是根据本专利技术构思的示例实施方式的半导体存储器件的单位存储单元的电路图。图3是示出根据本专利技术构思的示例实施方式的半导体器件的俯视图。图4是沿图3的线I-I'和II-II'截取的剖视图。图5A和5B是示出根据本专利技术构思的示例实施方式的半导体器件的磁隧道结的剖视图。图6至11示出根据本专利技术构思的示例实施方式的制造半导体存储器件的方法，并且是沿图3的线I-I'、II-II'截取的剖视图。图12是沿图3的线I-I'和II-II'截取的剖视图，示出根据本专利技术构思的示例实施方式的半导体器件。图13是沿图3的线I-I'和II-II'截取的剖视图，示出根据本专利技术构思的示例实施方式的制造半导体存储器件的方法。具体实施方式现在将参照附图更全面地描述本专利技术构思各种各样的示例实施方式，附图中显示了本专利技术构思的一些示例实施方式。然而，本专利技术构思可以体现为许多替代形式，并且不应被解释为仅限于这里陈述的示例实施方式。图1是根据本专利技术构思的示例实施方式的半导体器件的存储单元阵列的电路图。图2是根据本专利技术构思的示例实施方式的半导体存储器件的单位存储单元的电路图。参照图1，存储单元阵列10可以包括多个字线WL0-WL3、多个位线BL0-BL3和多个单位存储单元MC。单位存储单元MC可以被二维或三维地布置。位线BL0-BL3和字线WL0-WL3可以彼此交叉。单位存储单元MC可以连接到字线WL0-WL3中的对应字线和位线BL0-BL3中的对应位线。字线WL0-WL3的每个可以连接到多个单位存储单元MC。连接到一个字线WL的单位存储单元MC可以连接到位线BL0-BL3。连接到一个位线BL的单位存储单元MC可以连接到字线WL0-WL3。连接到一个字线WL的单位存储单元MC可以通过相应的位线BL0-BL3连接到读取电路和/或写入电路。参照图1和2，每个单位存储单元可以包括存储元件ME和选择元件SE。存储元件ME可以连接在位线BL与选择元件SE之间。选择元件SE可以连接在存储元件ME与字线WL之间。存储元件ME可以是能够通过施加到存储元件ME的电脉冲而在两个电阻状态之间切换的可变电阻元件。作为一示例，存储元件ME可以具有薄膜结构，在该薄膜结构中电阻可以通过穿过其的电流利用自旋转移而改变。存储元件ME可以具有配置为拥有磁阻特性的薄膜结构。存储元件ME可以包括至少一种铁磁性材料和/或至少一种反铁磁性材料。选择元件SE可以配置为选择性地控制穿过存储元件ME的电流。选择元件SE可以是例如二极管、PNP双极晶体管、NPN双极晶体管、NMOS场效应晶体管和PMOS场效应晶体管中的一种。例如，当选择元件SE是作为三端元件的MOS场效应晶体管或双极晶体管时，额外的互连线可以连接到选择元件SE。存储元件ME可以包括磁隧道结MTJ。磁隧道结MTJ可以包括第一磁性图案MP1、第二磁性图案MP2以及在第一磁性图案MP1与第二磁性图案MP2之间的隧道势垒图案TBR。第一磁性图案MP1和第二磁性图案MP2可以每个包括由磁性材料形成的至少一个磁性层。存储元件ME还可以包括在磁隧道结MTJ与选择元件SE之间的底电极BE以及在磁隧道结MTJ与位线BL之间的顶电极TE。图3是示出根据本专利技术构思的示例实施方式的半导体器件的俯视图。图4是沿图3的线I-I'和II-II'截取的剖视图。图5A和5B是示出根据本专利技术构思的示例实施方式的半导体器件的磁隧道结的剖视图。参照图3和4，第一下绝缘夹层106、第二下绝缘夹层102和下绝缘层104可以设置在衬底100上。第二下绝缘夹层102可以设置在衬底100与第一下绝缘夹层106之间。下绝缘层104可以设置在第一下绝缘夹层106与第二下绝缘夹层102之间。衬底100可以包括单元区域CR和外围电路区域PR。单元区域CR可以是其上提供存储单元的区域。外围电路区域PR可以是其上提供用于驱动存储单元的外围电路的区域。第一下绝缘夹层106和第二下绝缘夹层102以及下绝缘层104可以在单元区域CR和外围电路区域PR上，并且可以在一些实施方式中覆盖单元区域CR和外围电路区域PR。衬底100可以是包括硅(Si)、硅锗(SiGe)、锗(Ge)或镓砷化物(GaAs)的半导体衬底。衬底100可以是绝缘体上硅(SOI)衬底。第一下绝缘夹层106和第二下绝缘夹层102可以包括例如硅氧化物、硅氮化物和/或硅氮氧化物。下绝缘层104可以包括与第一下绝缘夹层106和第二下绝缘夹层102不同的材料。下绝缘层104可以包括相对于第一下绝缘夹层106和第二下绝本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：衬底；顺序地堆叠在所述衬底上的第一下绝缘夹层、保护绝缘层和第一上绝缘夹层；以及穿透所述第一上绝缘夹层、所述保护绝缘层和所述第一下绝缘夹层的导电图案，其中所述导电图案包括线部分和接触部分，所述线部分沿与所述衬底的上表面平行的方向延伸，所述接触部分从所述线部分朝所述衬底延伸，其中所述接触部分彼此间隔开且其间具有绝缘图案，其中所述绝缘图案包括所述第一上绝缘夹层的一部分、所述保护绝缘层的一部分和所述第一下绝缘夹层的一部分，以及其中所述绝缘图案的至少一部分具有台阶状的轮廓。

【技术特征摘要】
2017.12.15 KR 10-2017-01731121.一种半导体器件，包括：衬底；顺序地堆叠在所述衬底上的第一下绝缘夹层、保护绝缘层和第一上绝缘夹层；以及穿透所述第一上绝缘夹层、所述保护绝缘层和所述第一下绝缘夹层的导电图案，其中所述导电图案包括线部分和接触部分，所述线部分沿与所述衬底的上表面平行的方向延伸，所述接触部分从所述线部分朝所述衬底延伸，其中所述接触部分彼此间隔开且其间具有绝缘图案，其中所述绝缘图案包括所述第一上绝缘夹层的一部分、所述保护绝缘层的一部分和所述第一下绝缘夹层的一部分，以及其中所述绝缘图案的至少一部分具有台阶状的轮廓。2.根据权利要求1所述的半导体器件，其中所述接触部分的每个具有随着离所述衬底的距离增加而增大的宽度。3.根据权利要求2所述的半导体器件，其中所述绝缘图案具有随着离所述衬底的所述距离增加而减小的宽度。4.根据权利要求1所述的半导体器件，其中所述第一上绝缘夹层的所述部分的侧壁具有台阶状的轮廓。5.根据权利要求1所述的半导体器件，其中所述线部分穿透所述第一上绝缘夹层的上部，以及其中所述接触部分的每个穿透所述第一上绝缘夹层的下部、所述保护绝缘层和所述第一下绝缘夹层。6.根据权利要求1所述的半导体器件，其中所述保护绝缘层包括与所述第一上绝缘夹层和所述第一下绝缘夹层不同的材料，以及其中所述线部分和所述接触部分包括相同的材料。7.根据权利要求1所述的半导体器件，其中所述衬底包括单元区域和外围电路区域，其中所述第一下绝缘夹层、所述保护绝缘层和所述第一上绝缘夹层在所述单元区域和所述外围电路区域上，其中所述导电图案在所述外围电路区域上，其中所述半导体器件还包括数据存储结构，所述数据存储结构在所述单元区域上的所述第一下绝缘夹层上，其中所述第一上绝缘夹层在所述数据存储结构上，其中所述保护绝缘层在所述数据存储结构的侧壁与所述第一上绝缘夹层之间以及在所述单元区域上的所述第一下绝缘夹层和所述第一上绝缘夹层之间，以及其中所述保护绝缘层在所述外围电路区域上的所述第一下绝缘夹层和所述第一上绝缘夹层之间延伸。8.根据权利要求7所述的半导体器件，其中相对于所述衬底，所述外围电路区域上的所述第一下绝缘夹层的第一上表面低于所述单元区域上的所述第一下绝缘夹层的第二上表面。9.根据权利要求7所述的半导体器件，还包括：在所述第一上绝缘夹层上的第二上绝缘夹层；以及在所述第一上绝缘夹层与所述第二上绝缘夹层之间的上绝缘层，其中所述第二上绝缘夹层和所述上绝缘层在所述单元区域和所述外围电路区域上，以及其中所述线部分穿透所述第二上绝缘夹层和所述上绝缘层。10.根据权利要求9所述的半导体器件，其中所述上绝缘层包括与所述第一上绝缘夹层和所述第二上绝缘夹层不同的材料。11.根据权利要求9所述的半导体器件，还包括：在所述数据存储结构上的单元导电线，其中所述单元导电线穿透所述第二上绝缘夹层和所述上绝缘层并且连接到所述数据存储结构，以及其中所述单元导电线、所述线部分和所述接触部分包括相同的材料。12.根据权利要求1所述的半导体器件，还包括：在所述衬底与所述第一下绝缘夹层之间的第二下绝缘夹层...

【专利技术属性】
技术研发人员：金仁皓，李愚铉，权五益，金相局，金娟智，朴钟撤，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR