阵列基板、显示面板及阵列基板的制造方法技术

本发明专利技术涉及一种阵列基板及其制造方法和显示面板。该阵列基板包括位于衬底上的第一布线、第二布线以及第三布线；位于衬底上的第一静电释放结构，其具有第一端子引线和第二端子引线；在衬底上的第一连接部、第二连接部以及第三连接部。所述第一连接部将所述第一端子引线连接到所述第一布线，所述第二连接部将所述第二端子引线连接到所述第二布线，所述第三连接部将所述第三布线连接到所述第二布线。所述第一连接部、所述第二连接部和所述第三连接部具有以下配置中的至少一者：第一连接部的至少一部分与第一端子引线非同层设置；第二连接部的至少一部分与第二端子引线非同层设置；第三连接的至少一部分与第二布线和第三布线中的至少一者非同层设置。

【技术实现步骤摘要】
阵列基板、显示面板及阵列基板的制造方法
本专利技术涉及显示
更具体地，涉及一种阵列基板、显示面板及阵列基板的制造方法。
技术介绍
随着科技的发展，显示
也在不断发展。显示技术控制的精细度也越来越高。然而，在阵列基板中会存在静电放电(Electro-StaticDischarge,ESD)现象。静电放电的瞬间电压通常较高，因此会对阵列基板的元件造成破坏性影响，从而影响阵列基板的性能。
技术实现思路
本专利技术的实施例提供了一种阵列基板、显示面板及阵列基板的制造方法。本专利技术的实施例的一个目的在于提供一种阵列基板。所述阵列基板包括：衬底；位于所述衬底上的第一布线、第二布线以及第三布线；位于衬底上的第一静电释放结构，其具有第一端子引线和第二端子引线；以及在所述衬底上的第一连接部、第二连接部以及第三连接部，其中，所述第一连接部将所述第一端子引线连接到所述第一布线，所述第二连接部将所述第二端子引线连接到所述第二布线，所述第三连接部将所述第三布线连接到所述第二布线，其中，所述第一连接部、所述第二连接部和所述第三连接部具有以下配置中的至少一者：所述第一连接部的至少一部分与所述第一端子引线非同层设置；所述第二连接部的至少一部分与所述第二端子引线非同层设置；以及所述第三连接的至少一部分与所述第二布线和第三布线中的至少一者非同层设置。在一些实施例中，所述第一连接部包括第一子连接部和第二子连接部，其中，所述第一子连接部连接所述第一布线，所述第二子连接部将所述第一子连接部与所述第一端子引线连接，并且其中，所述第一子连接部与所述第一端子引线同层设置。在一些实施例中，所述阵列基板还包括：在所述第一布线上的第一介质层；在所述第一介质层中的第一孔，其中，所述第一孔到达所述第一布线的上表面，并且其中，所述第一子连接部通过所述第一孔与所述第一布线连接；在所述第一介质层上的第二介质层，其中，所述第一端子引线位于所述第一介质层和所述第二介质层之间；在所述第二介质层中的第二孔和第三孔，其中，所述第二孔到达所述第一子连接部的上表面，所述第三孔到达所述第一端子引线的上表面，并且其中，所述第二子连接部位于所述第二介质层上并且延伸到所述第二孔和所述第三孔中以与所述第一子连接部和所述第一端子引线接触。在一些实施例中，所述第一静电释放结构包括第一薄膜晶体管和第二薄膜晶体管，并且其中，所述第一薄膜晶体管的栅极电极、所述第一薄膜晶体管的第一源/漏极连接至所述第一端子引线，以及所述第一薄膜晶体管的第二源/漏电极连接至所述第二端子引线，所述第二薄膜晶体管的栅极电极和所述第二薄膜晶体管的第一源/漏极连接至所述第二端子引线，以及所述第二薄膜晶体管的第二源/漏极连接至所述第一端子引线。在一些实施例中，所述阵列基板还包括：作为所述第一薄膜晶体管和所述第二薄膜晶体管的栅极介质层的第三介质层，其中，所述第一薄膜晶体管的栅极电极和所述第二薄膜晶体管的栅极电极位于所述第三介质层的朝向所述衬底的一侧，所述第一薄膜晶体管的第一有源层和所述第二薄膜晶体管的第二有源层位于所述第三介质层的背离所述衬底的一侧，所述第一薄膜晶体管的第一源/漏极和的第二源/漏极、所述第二薄膜晶体管的第一源/漏极和第二源/漏极位于所述第三介质层的背离所述衬底的一侧且覆盖对应的有源层；以及覆盖所述第一和第二薄膜晶体管的第四介质层。在一些实施例中，所述第一布线、所述第一薄膜晶体管的栅极电极、所述第二薄膜晶体管的栅极电极同层设置；所述第一子连接部、所述第一端子引线、所述第一薄膜晶体管的第一源/漏极和第二源/漏极以及所述第二薄膜晶体管的第一源/漏极和第二源/漏极同层设置。在一些实施例中，所述阵列基板还包括：在所述第三介质层中的第四孔；在所述第三介质层上的第一导电部，所述第一导电部通过所述第四孔与所述第二薄膜晶体管的栅极电极接触；在所述第四介质层中的第五孔和第六孔，其中，所述第五孔暴露所述第一导电部，所述第六孔暴露所述第二薄膜晶体管的第一源/漏极；在所述第四介质层上的第二导电部，其中，所述第二导电部延伸到所述第四孔、所述第五孔和所述第六孔中，以将所述第一导电部和所述第二薄膜晶体管的第一源/漏极电连接。在一些实施例中，所述第二连接部包括第三子连接部和第四子连接部，其中，所述第三子部分连接所述第二布线，所述第四子连接部将所述第三子连接部与所述第二端子引线连接，并且其中，所述第三子连接部与所述第二端子引线同层设置。在一些实施例中，阵列基板，还包括：在所述第二布线上的第五介质层；在所述第五介质层中的第七孔，其中，所述第七孔到达所述第二布线的上表面，并且其中，所述第三子连接部通过所述第七孔与所述第二布线连接；在所述第五介质层上的第六介质层，其中，所述第二端子引线位于所述第五介质层和所述第六介质层之间；在所述第六介质层中的第八孔和第九孔，其中，所述第八孔到达所述第三子连接部的上表面，所述第九孔到达所述第二端子引线的上表面，并且其中，所述第四子连接部位于所述第六介质层上并且延伸到所述第八孔和所述第九孔中以与所述第三子连接部和所述第二端子引线接触。在一些实施例中，所述第三连接部包括第五子连接部、第六子连接部和第七子连接部，其中，所述第五子连接部连接所述第二布线，所述第七子连接部连接所述第三布线，所述第六子连接部将所述第五子连接部与所述第七子连接部连接。在一些实施例中，所述阵列基板还包括：在所述第二布线上的第七介质层；在所述第七介质层上的第八介质层；所述第八介质层中的第九孔和第十孔其中，所述第九孔到达所述第五子连接部的上表面，所述第十孔到达所述第七子连接部的上表面，并且其中，所述第六子连接部通过所述第九孔和所述第十孔与所述第五子连接部和所述第七子连接部连接。在一些实施例中，所述第三连接部还包括至少一个位于所述第五子连接部和所述第七子连接部之间的附加导电部，其中，所述附加导电部包括第一附加子导电部和在所述第一附加子导电部上的第二附加子导电部，并且其中，所述第六子连接部与所述第二附加子导电部接触。在一些实施例中，所述第二布线、第一附加子导电部、所述第三布线同层设置；所述第五子连接部、所述第二附加子导电部、所述第七子连接部同层设置。在一些实施例中，所述第一静电释放结构包括第一薄膜晶体管和第二薄膜晶体管，并且其中，所述第一薄膜晶体管的栅极电极和所述第一薄膜晶体管的第一源/漏极连接至所述第一端子引线，并且所述第一薄膜晶体管的第二源/漏电极连接至所述第二端子引线；所述第二薄膜晶体管的栅极电极和所述第二薄膜晶体管的第一源/漏极连接至所述第二端子引线，并且所述第二薄膜晶体管的第二源/漏极连接至所述第一端子引线。在一些实施例中，所述阵列基板还包括：在所述第一薄膜晶体管的栅极电极和所述第二薄膜晶体管的栅极电极上的第三介质层，其中，所述第一薄膜晶体管的第一源/漏极、第一薄膜晶体管的第二源/漏极、第二薄膜晶体管的第一源/漏极和第二薄膜晶体管的第二源/漏极位于所述第三介质层上；在所述第三介质层中的第十三孔，第二薄膜晶体管的第一源/漏极通过第十三孔与第二薄膜晶体管的栅极电极连接；在所述第三介质层上的第一有源层和第二有源层，其中，所述第一有源层位于所述第一薄膜晶体管的第一源/漏极和所述第一薄膜晶体管的第二源/漏极之间，所述第二有源层位于所述第二薄膜晶体管本文档来自技高网...

【技术保护点】
1.一种阵列基板，包括：衬底；位于所述衬底上的第一布线、第二布线以及第三布线；位于衬底上的第一静电释放结构，其具有第一端子引线和第二端子引线；以及在所述衬底上的第一连接部、第二连接部以及第三连接部，其中，所述第一连接部将所述第一端子引线连接到所述第一布线，所述第二连接部将所述第二端子引线连接到所述第二布线，所述第三连接部将所述第三布线连接到所述第二布线，其中，所述第一连接部、所述第二连接部和所述第三连接部具有以下配置中的至少一者：所述第一连接部的至少一部分与所述第一端子引线非同层设置；所述第二连接部的至少一部分与所述第二端子引线非同层设置；以及所述第三连接的至少一部分与所述第二布线和第三布线中的至少一者非同层设置。

【技术特征摘要】
1.一种阵列基板，包括：衬底；位于所述衬底上的第一布线、第二布线以及第三布线；位于衬底上的第一静电释放结构，其具有第一端子引线和第二端子引线；以及在所述衬底上的第一连接部、第二连接部以及第三连接部，其中，所述第一连接部将所述第一端子引线连接到所述第一布线，所述第二连接部将所述第二端子引线连接到所述第二布线，所述第三连接部将所述第三布线连接到所述第二布线，其中，所述第一连接部、所述第二连接部和所述第三连接部具有以下配置中的至少一者：所述第一连接部的至少一部分与所述第一端子引线非同层设置；所述第二连接部的至少一部分与所述第二端子引线非同层设置；以及所述第三连接的至少一部分与所述第二布线和第三布线中的至少一者非同层设置。2.根据权利要求1所述的阵列基板，所述第一连接部包括第一子连接部和第二子连接部，其中，所述第一子连接部连接所述第一布线，所述第二子连接部将所述第一子连接部与所述第一端子引线连接，并且其中，所述第一子连接部与所述第一端子引线同层设置。3.根据权利要求2所述的阵列基板，还包括：在所述第一布线上的第一介质层；在所述第一介质层中的第一孔，其中，所述第一孔到达所述第一布线的上表面，并且其中，所述第一子连接部通过所述第一孔与所述第一布线连接；在所述第一介质层上的第二介质层，其中，所述第一端子引线位于所述第一介质层和所述第二介质层之间；在所述第二介质层中的第二孔和第三孔，其中，所述第二孔到达所述第一子连接部的上表面，所述第三孔到达所述第一端子引线的上表面，并且其中，所述第二子连接部位于所述第二介质层上并且延伸到所述第二孔和所述第三孔中以与所述第一子连接部和所述第一端子引线接触。4.根据权利要求3所述的阵列基板，其中，所述第一静电释放结构包括第一薄膜晶体管和第二薄膜晶体管，并且其中，所述第一薄膜晶体管的栅极电极、所述第一薄膜晶体管的第一源/漏极连接至所述第一端子引线，以及所述第一薄膜晶体管的第二源/漏电极连接至所述第二端子引线，所述第二薄膜晶体管的栅极电极和所述第二薄膜晶体管的第一源/漏极连接至所述第二端子引线，以及所述第二薄膜晶体管的第二源/漏极连接至所述第一端子引线。5.根据权利要求4所述的阵列基板，所述阵列基板还包括：作为所述第一薄膜晶体管和所述第二薄膜晶体管的栅极介质层的第三介质层，其中，所述第一薄膜晶体管的栅极电极和所述第二薄膜晶体管的栅极电极位于所述第三介质层的朝向所述衬底的一侧，所述第一薄膜晶体管的第一有源层和所述第二薄膜晶体管的第二有源层位于所述第三介质层的背离所述衬底的一侧，所述第一薄膜晶体管的第一源/漏极和的第二源/漏极、所述第二薄膜晶体管的第一源/漏极和第二源/漏极位于所述第三介质层的背离所述衬底的一侧且覆盖对应的有源层；以及覆盖所述第一和第二薄膜晶体管的第四介质层。6.根据权利要求5所述的阵列基板，其中，所述第一布线、所述第一薄膜晶体管的栅极电极、所述第二薄膜晶体管的栅极电极同层设置；所述第一子连接部、所述第一端子引线、所述第一薄膜晶体管的第一源/漏极和第二源/漏极以及所述第二薄膜晶体管的第一源/漏极和第二源/漏极同层设置。7.根据权利要求5或6所述的阵列基板，还包括：在所述第三介质层中的第四孔；在所述第三介质层上的第一导电部，所述第一导电部通过所述第四孔与所述第二薄膜晶体管的栅极电极接触；在所述第四介质层中的第五孔和第六孔，其中，所述第五孔暴露所述第一导电部，所述第六孔暴露所述第二薄膜晶体管的第一源/漏极；在所述第四介质层上的第二导电部，其中，所述第二导电部延伸到所述第四孔、所述第五孔和所述第六孔中，以将所述第一导电部和所述第二薄膜晶体管的第一源/漏极电连接。8.根据权利要求1所述的阵列基板，其中，所述第二连接部包括第三子连接部和第四子连接部，其中，所述第三子部分连接所述第二布线，所述第四子连接部将所述第三子连接部与所述第二端子引线连接，并且其中，所述第三子连接部与所述第二端子引线同层设置。9.根据权利要求7所述的阵列基板，还包括：在所述第二布线上的第五介质层；在所述第五介质层中的第七孔，其中，所述第七孔到达所述第二布线的上表面，并且其中，所述第三子连接部通过所述第七孔与所述第二布线连接；在所述第五介质层上的第六介质层，其中，所述第二端子引线位于所述第五介质层和所述第六介质层之间；在所述第六介质层中的第八孔和第九孔，其中，所述第八孔到达所述第三子连接部的上表面，所述第九孔到达所述第二端子引线的上表面，并且其中，所述第四子连接部位于所述第六介质层上并且延伸到所述第八孔和所述第九孔中以与所述第三子连接部和所述第二端子引线接触。10.根据权利要求1所述的阵列基板，其中，所述第三连接部包括第五子连接部、第六子连接部和第七子连接部，其中，所述第五子连接部连接所述第二布线，所述第七子连接部连接所述第三布线，所述第六子连接部将所述第五子连接部与所述第七子连接部连接。11.根据权利要求10所述的阵列基板，还包括：在所述第二布线上的第七介质层；在所述第七介质层上的第八介质层；在所述第八介质层中的第九孔和第十孔其中，所述第九孔到达所述第五子连接部的上表面，所述第十孔到达所述第七子连接部的上表面，并且其中，所述第六子连接部通过所述第九孔和所述第十孔与所述第五子连接部和所述第七子连接部连接。12.根据权利要求10所述的阵列基板，其中，所述第三连接部还包括至少一个位于所述第五子连接部和所述第七子连接部之间的附加导电部，其中，所述附加导电部包括第一附加子导电部和在所述第一附加子导电部上的第二附加子导电部，并且其中，所述第六子连接部与所述第二附加子导电部接触。13.根据权利要求12所述的阵列...

【专利技术属性】
技术研发人员：黄中浩，赵永亮，王骏，袁剑峰，
申请(专利权)人：京东方科技集团股份有限公司，重庆京东方光电科技有限公司，
类型：发明
国别省市：北京,11