操作存储器控制器的方法技术

公开一种操作存储器控制器的方法，所述存储器控制器通过使用与卷积型低密度奇偶校验(LDPC)码对应的奇偶校验矩阵来执行解码，所述方法包括：从至少一个存储器装置接收码字，所述码字包括第一子码字和第二子码字；通过使用基于包括在奇偶校验矩阵中的并与第一子码字相关联的第一子矩阵设置的第一方向上的第一滑动窗口来将第一子码字解码为第一数据；通过使用基于包括在奇偶校验矩阵中的并与第二子码字相关联的第二子矩阵设置的第二方向上的第二滑动窗口来将第二子码字解码为第二数据。

【技术实现步骤摘要】
操作存储器控制器的方法本申请要求于2017年12月18日提交到韩国知识产权局的第10-2017-0174168号韩国专利申请的权益，所述韩国专利申请的公开通过引用全部包含于此。
本专利技术构思涉及一种存储器控制器，更具体地讲，涉及一种用于对用于存储器操作的数据执行编码操作和解码操作的存储器控制器，一种包括该存储器控制器的存储器系统以及操作该存储器控制器的方法。
技术介绍
当基于卷积型低密度奇偶校验(LDPC)码(例如，空间耦合的LDPC码)对码字执行解码时，可仅使用整个码字的部分来执行滑动窗口解码。使用该解码方案，处于与基于现有的块LDPC码的解码的水平同等水平的存储器系统的数据输出延迟可被确保，存储器系统可具有提高的校正能力。然而，当存储器系统基于具有长的长度的卷积型LDPC码来执行编码和解码时，由于由主机从存储器系统接收的读取数据的大小单位导致存储器系统必须对整个码字进行解码，然后仅将解码结果的期望部分作为读取数据输出到主机。这样的问题限制了存储器系统的数据输出延迟的改进。
技术实现思路
本专利技术构思提供一种能够执行用于改进存储器系统的输出延迟的解码操作的存储器控制器。本专利技术构思提供一种包括存储器控制器的存储器系统。本专利技术构思还提供一种操作存储器控制器的方法。根据本专利技术构思的一个方面，提供一种操作存储器控制器的方法，所述存储器控制器被配置为通过使用与卷积型低密度奇偶校验(LDPC)码对应的奇偶校验矩阵来执行解码。所述方法包括：从至少一个存储器装置接收码字，所述码字包括第一子码字和第二子码字；通过使用基于包括在奇偶校验矩阵中的并与第一子码字相关联的第一子矩阵设置的第一方向上的第一滑动窗口来将第一子码字解码为第一数据；通过使用基于包括在奇偶校验矩阵中的并与第二子码字相关联的第二子矩阵设置的第二方向上的第二滑动窗口来将第二子码字解码为第二数据。根据本专利技术构思的另一方面，提供一种操作存储器系统的方法，所述存储器系统通过使用与卷积型低密度奇偶校验(LDPC)码对应的奇偶校验矩阵来执行编码和解码，并包括存储器控制器和至少一个存储器装置。所述方法包括：由存储器控制器，从主机接收写入请求和将被存储在所述存储器系统中的写入数据；由存储器控制器，基于包括在奇偶校验矩阵中的第一子矩阵将写入数据的第一数据编码为第一子码字；由存储器控制器，基于包括在奇偶校验矩阵中的第二子矩阵将写入数据的第二数据编码为第二子码字；由存储器控制器，将码字写入到所述至少一个存储器装置中，所述码字包括第一子码字和第二子码字。根据本专利技术构思的另一方面，提供一种操作存储器控制器的方法，所述存储器控制器通过使用与卷积型低密度奇偶校验(LDPC)码对应的奇偶校验矩阵来执行解码，其中，所述奇偶校验矩阵包括第一局部奇偶校验矩阵、第二局部奇偶校验矩阵以及与第一局部奇偶校验矩阵和第二局部奇偶校验矩阵相关联的隧道信息。所述方法包括：从存储器装置接收包括第一子码字的码字；通过使用基于与第一子码字相关联的第一局部奇偶校验矩阵设置的第一滑动窗口来对第一子码字执行第一阶段解码操作；基于第一阶段解码操作的结果，通过使用隧道信息来对第一子码字执行第二阶段解码操作。根据本专利技术构思的另一方面，提供一种操作存储器系统的方法。所述方法包括：存储器系统的存储器控制器从主机接收写入请求和将被存储在存储器系统中的写入数据；存储器控制器使用奇偶校验矩阵来执行写入数据的卷积型低密度奇偶校验(LDPC)编码以产生与写入数据对应的码字，存储器控制器将所述码字写入到存储器系统的一个或多个存储器装置中。所述LDPC编码包括：存储器控制器基于包括在奇偶校验矩阵中的第一子矩阵来将写入数据的第一数据编码为第一子码字，存储器控制器基于包括在奇偶校验矩阵中的第二子矩阵来将写入数据的第二数据编码为第二子码字，其中，所述码字包括第一子码字和第二子码字。附图说明通过下面结合附图的具体实施方式，本专利技术构思的实施例将被更清楚地理解。图1是存储器系统的实施例的示意性框图。图2是用于解释错误检查和校正(ECC)逻辑的实施例的操作的框图。图3是用于解释与低密度奇偶校验(LDPC)码对应的奇偶校验矩阵的实施例的示图。图4是用于解释图2的符合奇偶校验矩阵的结构的ECC编码器的操作的示图。图5是用于解释存储器装置的实施例的存储器操作的示图。图6A和图6B是用于解释图2的符合奇偶校验矩阵的结构的ECC解码器的操作的示图。图7A是用于解释图2的符合奇偶校验矩阵的结构的ECC编码器的操作的示图，图7B是在图7A的奇偶校验矩阵的结构中生成终止奇偶校验的方法的流程图。图8A和图8B是用于解释存储器装置的实施例的存储器操作的示图。图9是用于解释图2的符合奇偶校验矩阵的结构的ECC解码器的操作的示图。图10A和图10B是用于解释存储器装置的实施例的存储器操作的示图。图11是用于解释图2的符合奇偶校验矩阵的结构的ECC解码器的操作的示图。图12A和图12B是用于解释图2的符合奇偶校验矩阵的结构的ECC解码器的针对第一子码字的解码操作的示图。图13是存储器系统的实施例的框图。图14A、图14B、图14C和图14D是用于解释根据实施例的编码和解码方法的示图。图15是用于解释图2的符合奇偶校验矩阵的结构的ECC编码器的操作的示图。图16是示出生成隧道(tunneling)奇偶校验的方法的实施例的流程图。图17是示出解码操作的实施例的流程图。图18、图19A、图19B、图19C、图20A和图20B是用于解释图17的第二阶段解码操作的各个实施例的示图。具体实施方式在下文中，将参照附图详细描述本专利技术构思的实施例。在附图中，相同的参考标号表示相同的元件，并且将省略对它们的冗余描述。图1是存储器系统1的实施例的框图。参照图1，存储器系统1可包括存储器控制器10和一个或多个存储器装置20。图1中所示的存储器系统1可对应于基于非易失性存储器(例如，存储器卡、通用串行总线(USB)存储器和固态驱动器(SSD))的各种数据存储介质中的任何一个。存储器装置20可包括存储器单元阵列22和接口24，其中，接口24用于将数据等发送到存储器控制器10并从存储器控制器10接收数据等。存储器单元阵列22可具有在与基底平行方向上形成的二维结构(或水平结构)，或者在与基底垂直方向上形成的三维结构(或垂直结构)。存储器单元阵列22中的存储器单元可以是非易失性存储器单元。例如，存储器单元阵列22可以是NAND闪存单元阵列或者NOR闪存单元阵列。在下文中，将参照存储器单元阵列22中的存储器单元是闪存单元的情况来详细描述实施例。然而，实施例不限于此，在其他实施例中，存储器单元阵列22中的存储器单元可以是电阻式存储器单元(诸如，电阻式随机存取存储器(RRAM)单元)、相变RAM(PRAM)单元或磁RAM(MRAM)单元。存储器控制器10可响应于从主机HOST接收的请求(例如，写入请求、读取请求、擦除请求等)来控制对存储器装置20的存储器操作(诸如，写入(或编程)、读取和擦除操作)。存储器控制器10可包括主机接口11、中央处理器(或处理器)13、存储器接口15、RAM17以及局部可解码的错误检查和校正(ECC)逻辑元件19。在各个实施例中，局部可解码的ECC逻辑元件19可包括被配置为响应于存储在存本文档来自技高网...

【技术保护点】
1.一种操作存储器控制器的方法，所述存储器控制器被配置为通过使用与卷积型低密度奇偶校验LDPC码对应的奇偶校验矩阵来执行解码，所述方法包括：从至少一个存储器装置接收码字，所述码字包括第一子码字和第二子码字；通过使用基于包括在奇偶校验矩阵中的并与第一子码字相关联的第一子矩阵设置的第一方向上的第一滑动窗口来将第一子码字解码为第一数据；通过使用基于包括在奇偶校验矩阵中的并与第二子码字相关联的第二子矩阵设置的第二方向上的第二滑动窗口来将第二子码字解码为第二数据。

【技术特征摘要】
2017.12.18 KR 10-2017-01741681.一种操作存储器控制器的方法，所述存储器控制器被配置为通过使用与卷积型低密度奇偶校验LDPC码对应的奇偶校验矩阵来执行解码，所述方法包括：从至少一个存储器装置接收码字，所述码字包括第一子码字和第二子码字；通过使用基于包括在奇偶校验矩阵中的并与第一子码字相关联的第一子矩阵设置的第一方向上的第一滑动窗口来将第一子码字解码为第一数据；通过使用基于包括在奇偶校验矩阵中的并与第二子码字相关联的第二子矩阵设置的第二方向上的第二滑动窗口来将第二子码字解码为第二数据。2.根据权利要求1所述的方法，其中，对第一子码字进行解码的步骤包括：在从最低有效位LSB到最高有效位MSB的第一方向上对第一子码字进行解码，对第二子码字进行解码的步骤包括：在从MSB到LSB的第二方向上对第二子码字进行解码。3.根据权利要求1所述的方法，其中，所述码字还包括用于确保所述码字的校验子是零向量的终止奇偶校验码，其中，基于奇偶校验矩阵中的与终止奇偶校验码相关联的终止矩阵的布置位置来执行对第一子码字进行解码和对第二子码字进行解码的步骤。4.根据权利要求3所述的方法，其中，当终止矩阵被排列在第二子矩阵中的最后部分时，对第二子码字进行解码的步骤包括：通过使用终止奇偶校验码和第二方向上的第二滑动窗口来将第二子码字解码为第二数据。5.根据权利要求3所述的方法，其中，当终止矩阵被排列在第一子矩阵与第二子矩阵之间的边界处时，对第一子码字进行解码的步骤包括：通过使用第一方向上的第一滑动窗口和终止奇偶校验码的部分来将第一子码字解码为第一数据，其中，第一方向上的第一滑动窗口在大小上可变以包括终止矩阵的排列在第一子矩阵中的部分，并且使得不包括终止矩阵的排列在第二子矩阵中的部分。6.根据权利要求3所述的方法，其中，当终止矩阵被排列在第一子矩阵与第二子矩阵之间的边界处时，对第一子码字进行解码的步骤包括：通过使用第一方向上的第一滑动窗口、终止奇偶校验码和第二子码字的部分来将第一子码字解码为第一数据，其中，第一方向上的第一滑动窗口具有固定大小以包括第二子矩阵的部分。7.根据权利要求1所述的方法，其中，接收码字的步骤包括：经由第一通道，从连接到存储器控制器的第一存储器装置接收第一子码字；经由第二通道，从连接到存储器控制器的第二存储器装置接收第二子码字。8.根据权利要求7所述的方法，其中，存储器控制器包括第一错误检查和校正ECC电路和第二ECC电路，其中，由第一ECC电路执行对第一子码字进行解码的步骤，由第二ECC电路与对第一码字进行解码的步骤并行地执行对第二子码字进行解码的步骤。9.根据权利要求8所述的方法，其中，对第一子码字进行解码的步骤还包括：从第二ECC电路接收关于第二子码字的解码相关的信息，其中，通过使用所述解码相关的信息和第一方向上的第一滑动窗口来将第一子码字解码为第一数据。10.根据权利要求1所述的方法，还包括：响应于从主机接收到读取请求，将第一数据发送到主机；响应于从主机接收到另一读取请求，将第二数据发送到主机。11.一种操作存储器系统的方法，所述存储器系统通过使用与卷积型低密度奇偶校验LDPC码对应的奇偶校验矩阵来执行编码和解码，并包括存储器控制器和至少一个存储器装置，所述方法包括：由存储器控制器，从主机接收写入请求和将被存储在所述存储器系统中的写入数据；由存储器控制器，基于包括在奇偶校验矩阵中的第一子矩阵将写入数据的第一数据编码为第一子码字；由存储器控制器，基于包括在奇偶校验矩阵中的第二子矩阵将写入数据的第二数据编码为第二子码字；由存储器控制器，将码字写入到所述至少一个存储器装置中，所述码字包括第一子码字和第二子码字。12.根据权利要求11所述的方法，其中，在将第一数据编码为第一子码字的步骤中，存储器控制器在从第一数据的最低有效位LSB到第一数据的最高有效位MSB的第一方向上执行编码，在将第二数据编码为第二子码字的步骤中，存储器控制器在从第二数据的MSB到第二数据的LSB的第二方向上执行编码。13.根据权利要求12所述的方法，还包括：从主机接收针对编码为所述码字的数据的读取请求，由存储器控制器，从所述至少一个存储器装置接收所述码字；由存储器控制器，通过使用基于第一子矩阵设置的从第一子码字的LSB到第一子码字的MSB的第一方向上的第一滑动窗口来在第一方向上对第一子码字进行解码；由存储器控制器，通过使用基于第二子矩阵设置的从第一码字的MSB到第一码字的LSB的第二方向上的第二滑动窗口来在第二方向上对第二子码字进行解码。14.根据权利要求11所述的方法，其中，所述码字还包括终止奇偶校验码，其中，当与终止奇偶校验码相关联的终止矩阵被排列在第一子矩阵与第二子矩阵之间的边界处时，生成终止奇偶校验码的步...

【专利技术属性】
技术研发人员：柳根荣，全甫晥，李起准，孔骏镇，孙弘乐，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR