一种永磁磁浮道岔的智能控制器制造技术

本发明专利技术公开了一种永磁磁浮道岔的智能控制器，包括一个主控制器和若干子控制器，主控制器与子控制器之间通过UWB通信单元进行通信，且主控制器和子控制器均包括逻辑处理单元、强电单元、供电单元和UWB通信单元，所述强电单元、供电单元和UWB通信单元均连接于所述逻辑处理单元。本发明专利技术采用主控制器与子控制器相结合的方式以实现磁浮道岔的智能控制，且具有高度集成和体积小的特点。

【技术实现步骤摘要】
一种永磁磁浮道岔的智能控制器
本专利技术涉及轨道控制技术，具体涉及一种永磁磁浮道岔的智能控制器。
技术介绍
目前磁浮列车的道岔控制仍然主要采用集中控制，其中也可以在授权的情况下进行现地控制及人工控制。但是磁浮列车道岔控制系统的执行层仍然是采用继电设备和PLC控制器组成的，PLC控制器负责故障检测，驱动部分由继电设备完成，这就不可避免的出现设备故障率高且难以维修的问题，同时继电器设备占用空间较大，磁浮列车轨道设备较多，缺乏对设备统一的控制并且容易出现电磁干扰。现有的智能道岔系统技术方案中，通常都是针对轮轨列车的技术方案，但是磁浮列车的道岔不同于轮轨列车的是，磁浮列车的道岔由电动机械驱动钢梁整体转辙，且有时需要多个道岔同时转辙从而构成磁浮列车的进路，因此对道岔控制系统的执行效率、安全性以及抗电磁干扰性要求更高。因此，针对现有方案的不足，有必要对其进行研究以提供一种可行的方案，解决上述问题。
技术实现思路
针对现有技术的不足，本专利技术旨在提供一种永磁磁浮道岔的智能控制器，采用主控制器与子控制器相结合的方式以实现磁浮道岔的智能控制，且具有高度集成和体积小的特点。为了实现上述目的，本专利技术采用如下技术方案：一种永磁磁浮道岔的智能控制器，包括一个主控制器和若干子控制器；主控制器和子控制器均包括逻辑处理单元、强电单元、供电单元和UWB通信单元，所述强电单元、供电单元和UWB通信单元均连接于所述逻辑处理单元；所述主控制器和子控制器之间通过自身的UWB通信单元进行通信；所述主控制器的逻辑处理单元采用FPGA+DSP结构，具体包括FPGA1模块、FPGA2模块、FPGA3模块、DSP1模块、DSP2模块，其中FPGA1模块、FPGA2模块、FPGA3模块分别通过三条控制总线单独接收计算机联锁系统的上层控制指令，且FPGA1模块、FPGA2模块、FPGA3模块两两之间进行通信，用于实时比对各自所接收的上层控制指令是否一致，一旦出现上层控制指令比对不一致的情况，则FPGA1模块、FPGA2模块、FPGA3模块进行三取二抉择并向计算机联锁系统发出警告；由FPGA2模块和FPGA3模块分别单独解析比对一致或三取二抉择得到的上层控制指令，并将上层控制指令和根据对上层控制指令的解析结果生成的对子控制器的控制命令通过主控制器的UWB通信单元发送给相应的子控制器；FPGA1模块分别与DSP1模块和DSP2模块进行通信，DSP1模块、DSP2模块分别通过光耦与主控制器的强电单元相连，用于将主控制器的强电单元采集到的电流波动数据组包封装发送给FPGA1模块；所述FPGA2模块和FPGA3模块分别通过光耦与主控制器的强电单元相连，主控制器的强电单元所采集的道岔位置信息分别传输至FPGA2模块和FPGA3模块，FPGA2模块和FPGA3模块传输至FPGA1模块；FPGA1模块还通过主控制器的UWB通信单元实时接收子控制器的强电单元所采集到的电流波动数据和道岔位置信息；FPGA1模块对所接收的所有电流波动数据进行分析检测，实时比对工作的电机组的电流波动数据是否一致，并通过控制总线将分析检测结果和所接收的道岔位置信息一并上报计算机联锁系统；FPGA1模块将子控制器传输而来的道岔位置信息与FPGA2模块、FPGA3模块共享；所述主控制器的强电单元用于采集主控制器负责控制的道岔的电机组的电流波动数据和道岔位置信息，并根据主控制器的控制指令驱动主控制器负责控制的道岔执行相应的动作；所述子控制器的逻辑处理单元同样采用FPGA+DSP结构，具体包括一个FPGA模块和DSP一模块、DSP二模块；所述DSP一模块、DSP二模块分别与所述FPGA模块通信连接，并分别通过光耦与子控制器的强电单元连接，用于将子控制器的强电单元采集的电机组电流波动数据发送至FPGA模块；所述FPGA模块通过光耦连接子控制器的强电单元，用于接收子控制器的强电单元采集的道岔位置信息；所述FPGA模块在接收到来自主控制器的上层控制指令和控制命令后分别进行解析，并将两个解析结果进行比对，若比对一致，则向子控制器的强电单元输出驱动控制指令，若比对不一致则向主控制器发出警报，通过主控制器反馈给计算机联锁系统；所述子控制器的强电单元用于采集该子控制器负责控制的道岔的电机组的电流波动数据和道岔位置信息，并根据子控制器的控制指令驱动子控制器负责控制的道岔执行相应的动作；子控制器的FPGA模块实时将强电单元采集到的道岔位置信息和电机组中每个电机的电流波动数据通过子控制器自身的UWB通信单元发送给主控制器的FPGA1模块。进一步地，所述FPGA1模块、FPGA2模块、FPGA3模块两两之间使用SPI高速接口进行通信。进一步地，所述FPGA1模块分别与DSP1模块和DSP2模块使用SPI接口进行通信。进一步地，所述主控制器和子控制器的供电单元均采用冗余的安全供电方式，包括电源A和电源B，电源A作为默认供电电源，当电源A出现故障时，电源切换电路自动落下将电源B升为供电电源。进一步地，所述主控制器和子控制器的强电单元均包括脉冲驱动电路、表示采集电路、电流采集电路和信号调理电路；所述表示采集电路用于采集道岔位置信息，电流采集电路用于采集道岔的电机组中每个电机的电流波动数据，所述脉冲驱动电路用于驱动道岔转向定位或转向反位；电流采集电路连接于所述信号调理电路；在主控制器，脉冲驱动电路和安全与门相连，逻辑处理单元的DSP1模块和DSP2模块分别通过光耦连接于信号调理电路，所述安全与门通过光耦分别与FPGA2模块、FPGA3模块相连，所述表示采集电路通过光耦分别与FPGA2模块、FPGA3模块相连接；在子控制器，逻辑处理单元的DSP一模块和DSP二模块分别通过光耦连接于信号调理电路，所述脉冲驱动电路和表示采集电路均通过光耦分别与FPGA模块相连。更进一步地，所述主控制器和子控制器的脉冲驱动电路均包括脉冲处理电路、动静转换电路、驱动电路和大功率电子开关；所述脉冲处理电路用于处理逻辑处理单元开出的脉冲控制指令；动静转换电路分别连接于所述脉冲处理电路和驱动电路，用于将经脉冲处理电路处理后的动态脉冲进行动静转换，并传输至驱动电路；所述大功率电子开关包括开关DZ、开关DK、开关FK、开关KH、开关DF，所述开关DF、开关KH串联，所述开关DK和开关FK分别与开关KH和开关DZ并联连接；所述开关KH和开关DF设于所述道岔的控制回线X3上，所述开关DK和开关FK分别设于所述道岔的定位控制线X1和反位控制线X2上；所述驱动电路包括驱动电路一、驱动电路二、驱动电路三、驱动电路四和驱动电路五，分别为开关DZ、开关DK、开关FK、开关KH、开关DF的驱动电路；当驱动电路一、二、四、五同时控制开关DZ、开关DK、开关KH、开关DF打开，道岔转向定位，当驱动电路一、三、四、五控制开关DZ、开关FK、开关KH、开关DF同时打开时，道岔转向反位。再进一步地，所述主控制器和子控制器的脉冲驱动电路均包括驱动监测电路，所述驱动监测电路与驱动电路连接，逻辑处理单元通过向驱动监测电路发送定序列脉冲，并回采驱动监测电路的相应电平以分析判断动静转换电路的好坏，实现闭环监测。本专利技术的有益效果在于：本专利技术采用主控制器与子控制器相结合的方式以实现磁浮道岔的智能控制，且具本文档来自技高网...

【技术保护点】
1.一种永磁磁浮道岔的智能控制器，其特征在于，包括一个主控制器和若干子控制器；主控制器和子控制器均包括逻辑处理单元、强电单元、供电单元和UWB通信单元，所述强电单元、供电单元和UWB通信单元均连接于所述逻辑处理单元；所述主控制器和子控制器之间通过自身的UWB通信单元进行通信；所述主控制器的逻辑处理单元采用FPGA+DSP结构，具体包括FPGA1模块、FPGA2模块、FPGA3模块、DSP1模块、DSP2模块，其中FPGA1模块、FPGA2模块、FPGA3模块分别通过三条控制总线单独接收计算机联锁系统的上层控制指令，且FPGA1模块、FPGA2模块、FPGA3模块两两之间进行通信，用于实时比对各自所接收的上层控制指令是否一致，一旦出现上层控制指令比对不一致的情况，则FPGA1模块、FPGA2模块、FPGA3模块进行三取二抉择并向计算机联锁系统发出警告；由FPGA2模块和FPGA3模块分别单独解析比对一致或三取二抉择得到的上层控制指令，并将上层控制指令和根据对上层控制指令的解析结果生成的对子控制器的控制命令通过主控制器的UWB通信单元发送给相应的子控制器；FPGA1模块分别与DSP1模块和DSP2模块进行通信，DSP1模块、DSP2模块分别通过光耦与主控制器的强电单元相连，用于将主控制器的强电单元采集到的电流波动数据组包封装发送给FPGA1模块；所述FPGA2模块和FPGA3模块分别通过光耦与主控制器的强电单元相连，主控制器的强电单元所采集的道岔位置信息分别传输至FPGA2模块和FPGA3模块，FPGA2模块和FPGA3模块传输至FPGA1模块；FPGA1模块还通过主控制器的UWB通信单元实时接收子控制器的强电单元所采集到的电流波动数据和道岔位置信息；FPGA1模块对所接收的所有电流波动数据进行分析检测，实时比对工作的电机组的电流波动数据是否一致，并通过控制总线将分析检测结果和所接收的道岔位置信息一并上报计算机联锁系统；FPGA1模块将子控制器传输而来的道岔位置信息与FPGA2模块、FPGA3模块共享；所述主控制器的强电单元用于采集主控制器负责控制的道岔的电机组的电流波动数据和道岔位置信息，并根据主控制器的控制指令驱动主控制器负责控制的道岔执行相应的动作；所述子控制器的逻辑处理单元同样采用FPGA+DSP结构，具体包括一个FPGA模块和DSP一模块、DSP二模块；所述DSP一模块、DSP二模块分别与所述FPGA模块通信连接，并分别通过光耦与子控制器的强电单元连接，用于将子控制器的强电单元采集的电机组电流波动数据发送至FPGA模块；所述FPGA模块通过光耦连接子控制器的强电单元，用于接收子控制器的强电单元采集的道岔位置信息；所述FPGA模块在接收到来自主控制器的上层控制指令和控制命令后分别进行解析，并将两个解析结果进行比对，若比对一致，则向子控制器的强电单元输出驱动控制指令，若比对不一致则向主控制器发出警报，通过主控制器反馈给计算机联锁系统；所述子控制器的强电单元用于采集该子控制器负责控制的道岔的电机组的电流波动数据和道岔位置信息，并根据子控制器的控制指令驱动子控制器负责控制的道岔执行相应的动作；子控制器的FPGA模块实时将强电单元采集到的道岔位置信息和电机组中每个电机的电流波动数据通过子控制器自身的UWB通信单元发送给主控制器的FPGA1模块。...

【技术特征摘要】
1.一种永磁磁浮道岔的智能控制器，其特征在于，包括一个主控制器和若干子控制器；主控制器和子控制器均包括逻辑处理单元、强电单元、供电单元和UWB通信单元，所述强电单元、供电单元和UWB通信单元均连接于所述逻辑处理单元；所述主控制器和子控制器之间通过自身的UWB通信单元进行通信；所述主控制器的逻辑处理单元采用FPGA+DSP结构，具体包括FPGA1模块、FPGA2模块、FPGA3模块、DSP1模块、DSP2模块，其中FPGA1模块、FPGA2模块、FPGA3模块分别通过三条控制总线单独接收计算机联锁系统的上层控制指令，且FPGA1模块、FPGA2模块、FPGA3模块两两之间进行通信，用于实时比对各自所接收的上层控制指令是否一致，一旦出现上层控制指令比对不一致的情况，则FPGA1模块、FPGA2模块、FPGA3模块进行三取二抉择并向计算机联锁系统发出警告；由FPGA2模块和FPGA3模块分别单独解析比对一致或三取二抉择得到的上层控制指令，并将上层控制指令和根据对上层控制指令的解析结果生成的对子控制器的控制命令通过主控制器的UWB通信单元发送给相应的子控制器；FPGA1模块分别与DSP1模块和DSP2模块进行通信，DSP1模块、DSP2模块分别通过光耦与主控制器的强电单元相连，用于将主控制器的强电单元采集到的电流波动数据组包封装发送给FPGA1模块；所述FPGA2模块和FPGA3模块分别通过光耦与主控制器的强电单元相连，主控制器的强电单元所采集的道岔位置信息分别传输至FPGA2模块和FPGA3模块，FPGA2模块和FPGA3模块传输至FPGA1模块；FPGA1模块还通过主控制器的UWB通信单元实时接收子控制器的强电单元所采集到的电流波动数据和道岔位置信息；FPGA1模块对所接收的所有电流波动数据进行分析检测，实时比对工作的电机组的电流波动数据是否一致，并通过控制总线将分析检测结果和所接收的道岔位置信息一并上报计算机联锁系统；FPGA1模块将子控制器传输而来的道岔位置信息与FPGA2模块、FPGA3模块共享；所述主控制器的强电单元用于采集主控制器负责控制的道岔的电机组的电流波动数据和道岔位置信息，并根据主控制器的控制指令驱动主控制器负责控制的道岔执行相应的动作；所述子控制器的逻辑处理单元同样采用FPGA+DSP结构，具体包括一个FPGA模块和DSP一模块、DSP二模块；所述DSP一模块、DSP二模块分别与所述FPGA模块通信连接，并分别通过光耦与子控制器的强电单元连接，用于将子控制器的强电单元采集的电机组电流波动数据发送至FPGA模块；所述FPGA模块通过光耦连接子控制器的强电单元，用于接收子控制器的强电单元采集的道岔位置信息；所述FPGA模块在接收到来自主控制器的上层控制指令和控制命令后分别进行解析，并将两个解析结果进行比对，若比对一致，则向子控制器的强电单元输出驱动控制指令，若比对不一致则向主控制器发出警报，通过主控制器反馈给计算机联锁系统；所述子控制器的强电单元用于采集该子控制器负责控制的道岔的电机组的电流波动数据和道岔位置信息，并根据子控制器的控制指令驱动子控制器负责控制...

【专利技术属性】
技术研发人员：樊宽刚，马政，裴春阳，杨杰，杨斌，陈宇航，邓永芳，张建华，
申请(专利权)人：江西理工大学，
类型：发明
国别省市：江西,36