图像感测系统及其操作方法技术方案

图像感测系统包括像素阵列、模数转换器电路和存储器。像素阵列包括第一像素、第二像素和介于第一像素和第二像素之间的第三像素。在第一感测时间期间，模数转换器电路将从第一像素接收的第一图像信号转换为第一图像数据，并将从第二像素接收的第二图像信号转换为第二图像数据。在第二感测时间期间，模数转换器电路将从第三像素接收的第三图像信号转换为第三图像数据。在第一写入时间期间将第一图像数据和第二图像数据写入存储器中，并且在第二写入时间期间将第三图像数据写入存储器中。

【技术实现步骤摘要】
图像感测系统及其操作方法相关申请的交叉引用本申请要求2017年12月13日在韩国知识产权局递交的韩国专利申请No.10-2017-0171456的优先权，其全部公开通过引用合并于此。
本文中公开的专利技术构思的实施例涉及图像处理，更具体地，涉及图像感测系统及其操作方法。
技术介绍
诸如智能电话、个人计算机(PC)或数字摄录一体机之类的各种电子设备配备有用于获得和处理图像的图像传感器。图像传感器可以包括电荷耦合器件(CCD)或CMOS图像传感器(CIS)。图像传感器包括多个像素。像素以阵列的形式布置。像素基于入射在其上的光输出模拟信号。从图像传感器像素输出的模拟信号被转换为数字信号，并且数字信号在被数字化之后被存储为图像数据。图像感测系统包括图像传感器。图像感测系统还包括用于存储从图像传感器获得的图像的存储器和用于处理图像的图像信号处理器。图像信号处理器可以执行各种功能，例如图像压缩、对象识别和/或图像亮度的测量。对电子设备的小型化、一体化和便携性的需求增加。因此，出于确保便携性的目的，需要减小包括在电子设备中的图像感测系统的面积并且降低功耗。为此，需要优化图像感测系统中包括的图像传感器、存储器和图像信号处理器之间的信号传送。
技术实现思路
本专利技术构思的实施例提供了一种降低其功耗和面积的图像感测系统及其操作方法。根据一些实施例，图像感测系统包括像素阵列、模数转换器电路、存储器和数据缓冲器。像素阵列包括第一像素、第二像素和介于第一像素和第二像素之间的第三像素。第一像素输出第一图像信号，第二像素输出第二图像信号。在输出第一图像信号和第二图像信号之后，第三像素输出第三图像信号。在第一感测时间期间，模数转换器电路将从第一像素接收的第一图像信号转换为第一图像数据，并将从第二像素接收的第二图像信号转换为第二图像数据。在第二感测时间期间，模数转换器电路将从第三像素接收的第三图像信号转换为第三图像数据。当在写入操作中将第一图像数据和第二图像数据传送到存储器之后，数据缓冲器向存储器传送第三图像数据。在第一写入操作期间将第一图像数据和第二图像数据写入存储器中，并且在第二写入时间期间将第三图像数据写入存储器中。在读出操作中，数据缓冲器可以在输出第一图像数据之后输出第二图像数据，并且可以在输出第二图像数据之后输出第三图像数据。根据一些实施例，操作图像感测系统的方法包括：在像素阵列处生成与一帧相对应的图像信号，该像素阵列包括沿列方向布置的第一线像素阵列至第四线像素阵列，将从第一线像素阵列的第一像素生成的图像信号转换为第一图像数据并将从第三线像素阵列的第三像素生成的图像信号转换为第三图像数据，将从第二线像素阵列的第二像素生成的图像信号转换为第二图像数据并将从第四线像素阵列的第四像素生成的图像信号转换为第四图像数据，将第一图像数据写入第一存储体中并将第三图像数据写入第二存储体中，以及将第二图像数据写入第一存储体中并将第四图像数据写入第二存储体中。附图说明通过参考附图详细描述本专利技术构思的示例实施例，本专利技术构思的以上以及其他目的和特征将变得显而易见。图1是根据本专利技术构思的示例实施例的图像感测系统的框图。图2是根据本专利技术构思的示例实施例的图1的图像传感器的框图。图3是用于描述根据本专利技术构思的示例实施例的图1的图像传感器输出图像信号的过程的视图。图4是根据本专利技术构思的示例实施例的图1的存储器的框图。图5是用于描述根据本专利技术构思的示例实施例的图1的图像感测系统的图像数据写入过程的视图。图6是根据本专利技术构思的示例实施例的图像感测系统的框图。图7是用于描述根据本专利技术构思的示例实施例的图6的图像感测系统的写入操作的视图。图8是用于描述根据本专利技术构思的示例实施例的写入图7的存储体中的图像数据的视图。图9是用于描述根据本专利技术构思的示例实施例的图6的图像感测系统的读出操作的视图。图10是根据本专利技术构思的示例实施例的图像感测系统的框图。图11是用于描述根据本专利技术构思的示例实施例的图10的图像感测系统的写入操作和读出操作的视图。图12是根据本专利技术构思的示例实施例的图像感测系统对图像数据执行写入操作的方法的流程图。图13是根据本专利技术构思的示例实施例的图像感测系统对图像数据执行读出操作的方法的流程图。图14是用于描述根据本专利技术构思的示例实施例的图像感测系统的结构的视图。具体实施方式注意，针对一个实施例描述的本专利技术构思的各个方面可以结合到不同的实施例中，尽管没有对此进行具体描述。也就是说，可以以任何方式和/或组合来组合所有实施例和/或任何实施例的特征。在以下阐述的说明书中详细解释了本专利技术构思的这些以及其他目的和/或方面。将参考附图以达到使本领域普通技术人员实现本专利技术的实施例的程度清楚且详细地描述本专利技术构思的实施例。图像感测系统可以使用列共享读出，其产生以与构成图像的像素的布置顺序不同的顺序输出的图像数据。改变像素的布置顺序可能导致图像感测系统内的图像数据的低效率的信号传送，例如图像传感器和存储器或图像感测系统的其他组件之间的图像数据的传送。由于像素的次优布置顺序引起的低效率的信号传送可能导致半导体设备和/或基板中的图像感测系统的面积增加，从而导致功耗和/或设备复杂性增加。本专利技术构思的一些实施例源于通过改善和/或优化图像感测系统的各种组件之间(例如图像传感器、存储器、控制电路、数据缓冲器和/或模数转换器等之间)的信号传送来减少图像感测系统的面积的需要的认知。图1是图像感测系统的示例框图。参考图1，图像感测系统100包括图像传感器110、像素对齐器120、图像信号处理器(ISP)130、总线控制器140、存储器控制器150和存储器160。图像感测系统100可以被配置为获得外部的图像并处理和存储所获得的图像。图像传感器110感测外部光。外部光可以是从一个或多个光源发射然后被主体反射的光。图像传感器110将所感测的光转换为可以是电信号的图像信号。为此，图像传感器110可以包括像素阵列，像素阵列包括多个像素。图像传感器110可以将图像信号(可以是模拟信号)转换为可以是数字信号的图像数据。随着时间的推移，图像传感器110可以输出与多个帧相对应的图像数据。图像数据可以是与多个图像帧相对应的数据流。像素对齐器120可以基于包括在图像传感器110中的多个像素的布置来对齐多个图像数据。图像数据可以基于多个像素生成的图像信号。可以以与多个像素的布置顺序不同的顺序输出多个图像数据。换句话说，图像数据的排序可以与像素顺序不同。像素对齐器120可以对齐多个图像数据，以对应于多个像素的布置顺序。例如，像素对齐器120可以以与沿行方向布置的像素的顺序相对应的光栅扫描顺序对齐图像数据。在光栅扫描中，图像可以被细分为条带(例如，被称为“扫描线”的水平条带)序列。可以将每个扫描线划分为离散像素以进行处理。按行对像素的这种排序可以称为光栅顺序或光栅扫描顺序。出于对齐图像数据的目的，可以在图像传感器110和像素对齐器120之间插入线缓冲器(未示出)。图像信号处理器130从像素对齐器120接收对齐的图像数据。图像信号处理器130可以基于对齐的图像数据执行各种图像处理操作。为了执行图像处理操作，图像信号处理器130可以包括一个或多个功能块(或知识产权块)。图像信号处理器130可以执行用于图像处理的各种算本文档来自技高网...

【技术保护点】
1.一种图像感测系统，包括：像素阵列，包括第一像素、第二像素和介于所述第一像素和所述第二像素之间的第三像素；模数转换器电路，被配置为在第一感测时间期间将从所述第一像素接收的第一图像信号转换为第一图像数据，在所述第一感测时间期间将从所述第二像素接收的第二图像信号转换为第二图像数据，以及在所述第一感测时间之后的第二感测时间期间，将从所述第三像素接收的第三图像信号转换为第三图像数据；以及存储器，在第一写入时间期间将所述第一图像数据和所述第二图像数据写入所述存储器中，并且在所述第一写入时间之后的第二写入时间期间将所述第三图像数据写入所述存储器中。

【技术特征摘要】
2017.12.13 KR 10-2017-01714561.一种图像感测系统，包括：像素阵列，包括第一像素、第二像素和介于所述第一像素和所述第二像素之间的第三像素；模数转换器电路，被配置为在第一感测时间期间将从所述第一像素接收的第一图像信号转换为第一图像数据，在所述第一感测时间期间将从所述第二像素接收的第二图像信号转换为第二图像数据，以及在所述第一感测时间之后的第二感测时间期间，将从所述第三像素接收的第三图像信号转换为第三图像数据；以及存储器，在第一写入时间期间将所述第一图像数据和所述第二图像数据写入所述存储器中，并且在所述第一写入时间之后的第二写入时间期间将所述第三图像数据写入所述存储器中。2.根据权利要求1所述的图像感测系统，其中，所述第一像素和所述第二像素感测第一颜色，并且所述第三像素感测与所述第一颜色不同的第二颜色。3.根据权利要求1所述的图像感测系统，其中，所述模数转换器电路包括：第一模数转换器电路，被配置为在所述第一感测时间期间将所述第一图像信号转换为所述第一图像数据，并且在所述第二感测时间期间将所述第三图像信号转换为所述第三图像数据；以及第二模数转换器电路，被配置为在所述第一感测时间期间将所述第二图像信号转换为所述第二图像数据。4.根据权利要求3所述的图像感测系统，还包括：数据缓冲器，被配置为向所述存储器传送来自所述第一模数转换器电路的所述第一图像数据和所述第三图像数据，并且被配置为向所述存储器传送来自所述第二模数转换器电路的所述第二图像数据。5.根据权利要求4所述的图像感测系统，其中，所述数据缓冲器按所述第一模数转换器电路和所述第二模数转换器电路对所述第一图像数据至所述第三图像数据进行转换的顺序，向所述存储器传送所述第一图像数据至所述第三图像数据。6.根据权利要求4所述的图像感测系统，其中，所述数据缓冲器包括：第一写缓冲器，被配置为在所述第一写入时间期间向所述存储器传送所述第一图像数据，并且在所述第二写入时间期间向所述存储器传送所述第三图像数据；以及第二写缓冲器，被配置为在所述第一写入时间期间向所述存储器传送所述第二图像数据。7.根据权利要求1所述的图像感测系统，其中，所述第一像素至所述第三像素沿列方向布置，并且其中，所述存储器包括：第一存储体，在所述第一写入时间期间将所述第一图像数据写入所述第一存储体中，并且在所述第一写入时间之后的第二写入时间期间将所述第三图像数据写入所述第一存储体中；以及第二存储体，在所述第一写入时间期间将所述第二图像数据写入所述第二存储体中。8.根据权利要求7所述的图像感测系统，其中，所述第一存储体包括第一线存储区域和第二线存储区域，并且其中，所述第一图像数据被存储在所述第一线存储区域中，并且所述第三图像数据被存储在所述第二线存储区域中。9.根据权利要求8所述的图像感测系统，其中，所述像素阵列还包括沿行方向与所述第一像素相邻的第四像素，其中，所述模数转换器电路在所述第二感测时间之后的第三感测时间期间，将从所述第四像素接收的第四图像信号转换为第四图像数据，并且其中，在所述第二写入时间之后的第三写入时间期间所述第四图像数据被存储在所述第一线存储区域中。10.根据权利要求1所述的图像感测系统，其中，所述第一像素至所述第三像素沿行方向布置，其中，所述存储器包括存储所述第一图像数据至所述第三图像数据的第一线存储区域，以及其中，所述第一线存储区域包括：奇数编号的像素存储区域，在所述第一写入时间期间将所述第一图像数据和所述第二图像数据写入所述奇数编号的像素存储区域；以及偶数编号的像素存储区域，在所述第二写入时间期间将所述第三图像数据写入所述偶数编号的像素存储区域。11.根据权利要求10所述的图像感测系统，其中，所述像素阵列还包括沿列方向与所述第一像素相邻的第四像素，其中，所述模数转换器电路在所述第一感测时间和所述第二感测时间之间的第五感测时间期间，将从所述第四像素接收的第四图像信号转换为第四图像数据，并且其中，所述存储器还包括：第二线存储区域，在所述第一写入时间和所述第二写入时间之间的第五写入时间期间将所述第四图像数据存储在所述第二线存储区域中。12.根据权利要求11所述的图像感测系统，其中，在第一读取时间期间从所述存储器读取所述第一图像数据和所述第三图像数据，并在所述第一读取时间之后的第二读取时间期间从所述存储器读取所述第四图像数据。13.根据权利要求1所述的图像感测系统，还包括：图像传感器控制电路，被配置为控制所述第一图像信号至所述第三图像信号的输出，控制所述第一图像信号至所述第三...

【专利技术属性】
技术研发人员：白秉俊，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR