一种全差分开关电容比较器制造技术

本实用新型专利技术公开了一种全差分开关电容比较器，是由六只开关、两个电容和一个比较器组成，其中：在正向电压的输入端与正向电压的输出端之间依次串联有第一开关、第一电容和比较器的正输入端，在反向电压的输入端与反向电压的输出端之间依次串联有第二开关、第二电容和比较器的负输入端，并且，在第一开关与第一电容之间、第一电容与比较器的正输入端之间、第二开关与第二电容之间、第二电容与比较器的负输入端之间分别并联有一开关支路。本实用新型专利技术具有高精度、低功耗、电路结构简单、占用面积小等优点，可满足模数转换器对高速、高精度和低功耗的性能要求。

A Fully Differential Switched Capacitor Comparator

The utility model discloses a fully differential switched capacitor comparator, which consists of six switches, two capacitors and one comparator. The first switch, the first capacitor and the positive input end of the comparator are sequentially connected in series between the input end of the forward voltage and the output end of the forward voltage, and the second opening is sequentially connected between the input end of the reverse voltage and the output end of the reverse voltage. A switch branch is connected in parallel between the first switch and the first capacitor, between the first capacitor and the positive input of the comparator, between the second switch and the second capacitor, and between the second capacitor and the negative input of the comparator. The utility model has the advantages of high accuracy, low power consumption, simple circuit structure and small occupied area, and can meet the performance requirements of analog-to-digital converter for high speed, high precision and low power consumption.

【技术实现步骤摘要】
一种全差分开关电容比较器
本技术是涉及一种全差分开关电容比较器，属于微电子

技术介绍
近年来，高速高精度低功耗模拟数字转换器(ADC)在无线通信、测量仪器、高清电视等应用中有着广泛应用，而比较器是ADC的核心模块之一，比较器的响应速度直接决定了ADC的转换速度，而比较器的失调情况则会影响ADC的信噪比(SNR)、无杂散动态范围(SFDR)、非线性误差等特性。因此，在高速高精度ADC中，高性能的比较器始终是整个ADC系统的设计难点之一，比较器较大的失调电压会造成ADC的转换错误；比较器速度不够，则不能在要求的时间内完成正确的比较输出，出现亚稳态输出，因此，本领域急需开发一种能满足模拟数字转换器(ADC)对高速、高精度和低功耗要求的高性能比较器。
技术实现思路
针对现有技术存在的上述问题和需求，本技术的目的是提供一种全差分开关电容比较器，以满足模拟数字转换器(ADC)对高速、高精度和低功耗的要求。为实现上述目的，本技术采用的技术方案如下：一种全差分开关电容比较器，是由六只开关、两个电容和一个比较器组成，其中：在正向电压的输入端与正向电压的输出端之间依次串联有第一开关、第一电容和比较器的正输入端，在反向电压的输入端与反向电压的输出端之间依次串联有第二开关、第二电容和比较器的负输入端，并且，在第一开关与第一电容之间、第一电容与比较器的正输入端之间、第二开关与第二电容之间、第二电容与比较器的负输入端之间分别并联有一开关支路。作为优选方案，六只开关均为NMOS开关。作为优选方案，两个电容相对称且电容值相等。作为优选方案，第三开关并联在第一开关与第一电容之间，第四开关并联在第二开关与第二电容之间，第五开关并联在第一电容与比较器的正输入端之间，第六开关并联在第二电容与比较器的负输入端之间；并且，所述第三开关的输入端与正向参考电压相连接，所述第四开关的输入端与反向参考电压相连接，所述第五开关和第六开关的输入端均与共模偏置电压相连接。作为进一步优选方案，第三开关、第四开关、第五开关和第六开关的栅极均与第一时钟信号相连接，第一开关和第二开关的栅极均与第二时钟信号相连接，且第一时钟信号与第二时钟信号为相反信号。作为进一步优选方案，所述第二时钟信号是由第一时钟信号串接一反相器得到。相较于现有技术，本技术的有益技术效果在于：本技术提供的全差分开关电容比较器，通过采用全差分电路，不仅可以消除偶次谐波和共模干扰，具有高精度和低功耗优点，而且电路结构简单、占用面积小，因此，本技术可满足模数转换器对高速、高精度和低功耗的性能要求，具有明显工业应用价值。附图说明图1为本技术实施例提供的一种全差分开关电容比较器的电路结构示意图；图2为本技术实施例提供的采样相电路结构示意图；图3为本技术实施例提供的比较相电路结构示意图；图4为本技术实施例提供的第二时钟信号的结构示意图。具体实施方式以下结合附图和实施例对本技术的技术方案做进一步详细描述。实施例请参阅图1所示：本实施例提供的一种全差分开关电容比较器，是由六只开关S1～S6，两个电容C1和C2及一个比较器组成，其中：在正向电压的输入端Vip与正向电压的输出端Vop之间依次串联有第一开关S1、第一电容C1和比较器的正输入端，在反向电压的输入端Vin与反向电压的输出端Von之间依次串联有第二开关S2、第二电容C2和比较器的负输入端；并且，第三开关S3并联在第一开关S1与第一电容C1之间，第四开关S4并联在第二开关S2与第二电容C2之间，第五开关S5并联在第一电容C1与比较器的正输入端之间，第六开关S6并联在第二电容C2与比较器的负输入端之间；所述第三开关S3的输入端与正向参考电压Vrefp相连接，所述第四开关S4的输入端与反向参考电压Vrefn相连接，所述第五开关S5和第六开关S6的输入端均与共模偏置电压Vcm相连接。电容C1与C2相对称且电容值相等。六只开关S1～S6均为NMOS开关。其中：第三开关S3、第四开关S4、第五开关S5和第六开关S6的栅极均与第一时钟信号clk1相连接，第一开关S1和第二开关S2的栅极均与第二时钟信号clk2相连接，且第一时钟信号clk1与第二时钟信号clk2为相反信号。当第一时钟信号为高电平(即：clk1＝1)、第二时钟信号为低电平(即：clk2＝0)时，开关S3、S4、S5和S6均闭合，而开关S1和S2均断开，此时全差分开关电容比较器处于采样相(请参阅图2所示)。反之，当第一时钟信号为低电平(即：clk1＝0)、第二时钟信号为高电平(即：clk2＝1)时，开关S1和S2均闭合，而开关S3、S4、S5和S6均断开，此时全差分开关电容比较器处于比较相(请参阅图3所示)。所述第二时钟信号clk2是由第一时钟信号clk1串接一反相器得到，请参见图4所示。本实施例所述的全差分开关电容比较器的工作过程可以分为两个过程：采样过程和比较过程。在采样过程(即：clk1＝1，clk2＝0)时，参考电压Vrefp和Vrefn与比较器共模偏置电压Vcm接到电容两端进行采样，两个电容上的电荷分别是C×(Vcm－Vip)和C×(Vcm－Vin)；在比较过程(即：clk1＝0，clk2＝1)时，电容底极板接输入电压信号Vip和Vin，这样输入电压信号与参考电压信号的差值就出现在比较器的两个输入端，然后比较器开始进行放大。由于电荷守恒，比较器两输入端的电压将分别是Vcm－Vip+Vrefp和Vcm－Vin+Vrefn，相当于将输入电压和比较阈值电压作了比较，即：(Vcm－Vip+Vrefp)－(Vcm－Vin+Vrefn)＝(Vrefp-Vrefn)－(Vip－Vin)。综上所述，通过采样本技术提供的全差分电路结构，不仅可以消除偶次谐波和共模干扰，具有高精度和低功耗优点，而且电路结构简单、占用面积小，因此，本技术可满足模数转换器对高速、高精度和低功耗的性能要求，具有明显工业应用价值。最后有必要在此指出的是：以上所述仅为本技术较佳的具体实施方式，但本技术的保护范围并不局限于此，任何熟悉本
的技术人员在本技术揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本技术的保护范围之内。本文档来自技高网...

【技术保护点】
1.一种全差分开关电容比较器，其特征在于：是由六只开关、两个电容和一个比较器组成，其中：在正向电压的输入端与正向电压的输出端之间依次串联有第一开关、第一电容和比较器的正输入端，在反向电压的输入端与反向电压的输出端之间依次串联有第二开关、第二电容和比较器的负输入端，并且，在第一开关与第一电容之间、第一电容与比较器的正输入端之间、第二开关与第二电容之间、第二电容与比较器的负输入端之间分别并联有一开关支路。

【技术特征摘要】
1.一种全差分开关电容比较器，其特征在于：是由六只开关、两个电容和一个比较器组成，其中：在正向电压的输入端与正向电压的输出端之间依次串联有第一开关、第一电容和比较器的正输入端，在反向电压的输入端与反向电压的输出端之间依次串联有第二开关、第二电容和比较器的负输入端，并且，在第一开关与第一电容之间、第一电容与比较器的正输入端之间、第二开关与第二电容之间、第二电容与比较器的负输入端之间分别并联有一开关支路。2.根据权利要求1所述的全差分开关电容比较器，其特征在于：六只开关均为NMOS开关。3.根据权利要求1所述的全差分开关电容比较器，其特征在于：两个电容相对称且电容值相等。4.根据权利要求1所述的全差分开关电容比较器，其特征在于：...

【专利技术属性】
技术研发人员：邹睿，李洪芹，刘海珊，吴健珍，
申请(专利权)人：上海工程技术大学，
类型：新型
国别省市：上海,31