移位寄存器单元、栅极驱动电路及驱动方法、显示装置制造方法及图纸

本发明专利技术提供一种移位寄存器单元、栅极驱动电路及驱动方法、显示装置，涉及显示技术领域，可解决栅极驱动电路中的移位寄存器单元无法复位所带来的栅极驱动电路输出异常的问题。移位寄存器单元，包括：上拉节点和下拉节点，还包括：第一输入模块，连接第一信号端、第一电压端和第一节点，用于将第一信号端的电压输出至第一节点；上拉控制模块，连接第一节点、第二电压端和第二节点，用于将第二电压端的电压输出至第二节点；下拉控制模块，连接第一节点、第三电压端、第一时钟信号端、信号输出端和下拉节点，用于将第三电压端的电压输出至下拉节点；或者用于将第三电压端的电压输出至下拉节点；或者用于将第一时钟信号端的电压输出至下拉节点。

【技术实现步骤摘要】
移位寄存器单元、栅极驱动电路及驱动方法、显示装置
本专利技术涉及显示
，尤其涉及一种移位寄存器单元、栅极驱动电路及驱动方法、显示装置。
技术介绍
随着显示技术的不断提高，人们对于显示装置的要求也在不断提高，其中，大尺寸、高分辨率、窄边框等显示技术越来越受到关注。其中一项非常重要的技术就是GOA(GateDriveronArray，集成栅极驱动电路)技术量产化的实现。利用GOA技术将栅极驱动电路集成在显示面板的阵列基板上，从而可以省掉栅极驱动集成电路部分，以从材料成本和制作工艺两方面降低产品成本。这种利用GOA技术集成在阵列基板上的栅极开关电路也称为GOA电路或移位寄存器电路，其中该栅极开关电路中的每个移位寄存器也称GOA单元。现有的栅极驱动电路，本级移位寄存器单元的复位信号端与下一级移位寄存器单元的信号输出端相连接，这使得本级移位寄存器单元的下拉阶段依靠下一级移位寄存器单元提供的信号才能完成，而当下一级移位寄存器单元输出异常时，会导致本级移位寄存器单元无法完成下拉阶段，导致栅极驱动电路输出异常。
技术实现思路
本专利技术的实施例提供一种移位寄存器单元、栅极驱动电路及驱动方法、显示装置，可解决栅极驱动电路中的移位寄存器单元无法复位所带来的栅极驱动电路输出异常的问题。为达到上述目的，本专利技术的实施例采用如下技术方案：第一方面，提供一种移位寄存器单元，包括：上拉节点和下拉节点，所述上拉节点用于控制所述移位寄存器单元的信号输出端输出栅极扫描信号，所述下拉节点用于停止所述信号输出端输出栅极扫描信号，所述移位寄存器单元还包括：第一输入模块、上拉控制模块和下拉控制模块；所述第一输入模块，连接第一信号端、第一电压端和第一节点，用于在所述第一电压端的控制下，将所述第一信号端的电压输出至所述第一节点；所述上拉控制模块，连接所述第一节点、第二电压端和第二节点，用于在所述第一节点的控制下，将所述第二电压端的电压输出至所述第二节点；所述下拉控制模块，连接所述第一节点、第三电压端、第一时钟信号端、所述信号输出端和所述下拉节点，用于在所述第一节点的控制下，将所述第三电压端的电压输出至所述下拉节点；或者用于在所述信号输出端的控制下，将所述第三电压端的电压输出至所述下拉节点；或者用于在所述第一时钟信号端的控制下，将所述第一时钟信号端的电压输出至所述下拉节点；其中，所述第二节点与所述上拉节点连接。可选的，所述移位寄存器单元还包括：滤波模块；所述滤波模块，连接所述第二节点、所述上拉节点、所述第二电压端，用于在所述第二电压端的控制下，将所述第二节点输入至所述滤波模块的信号中的杂波滤除后输出至所述上拉节点。可选的，所述移位寄存器单元还包括：第二输入模块；所述第二输入模块，连接第二信号端、第四电压端和所述第一节点，用于在所述第四电压端的控制下，将所述第二信号端的电压输出至所述第一节点。可选的，所述移位寄存器单元还包括：下拉模块和输出模块；所述下拉模块，连接所述下拉节点、所述第二节点、所述信号输出端和所述第三电压端，用于在所述下拉节点的控制下，将所述第三电压端的电压输出至所述第二节点和所述信号输出端；所述输出模块，连接所述上拉节点、第二时钟信号端、所述信号输出端，用于在所述上拉节点的控制下，将所述第二时钟信号端的电压输出至所述信号输出端。可选的，所述移位寄存器单元还包括：初始化模块；所述初始化模块，连接第三信号端、所述第二电压端和所述下拉节点，用于在所述第三信号端的控制下，将所述第二电压端的电压输出至所述下拉节点。可选的，所述移位寄存器单元还包括：残荷消除模块；所述残荷消除模块，连接第四信号端、所述第三电压端、所述第二节点、所述下拉节点和所述信号输出端，用于在所述第四信号端的控制下，将所述第三电压端的电压输出至所述第二节点和所述下拉节点，还用于将所述第四信号端的电压输出至所述信号输出端。可选的，所述第一输入模块包括第一晶体管；所述第一晶体管的栅极连接所述第一信号端，第一极连接所述第一电压端，第二极连接所述第一节点。可选的，所述上拉控制模块包括第二晶体管；所述第二晶体管的栅极连接所述第一节点，第一极连接所述第二电压端，第二极连接所述第二节点。可选的，所述下拉控制模块包括第三晶体管、第四晶体管、第五晶体管；所述第三晶体管的栅极连接所述第一时钟信号端，第一极连接所述第一时钟信号端，第二极连接所述下拉节点；所述第四晶体管的栅极连接所述第一节点，第一极连接所述下拉节点，第二极连接所述第三电压端；所述第五晶体管的栅极连接所述信号输出端，第一极连接所述下拉节点，第二极连接所述第三电压端。可选的，所述下拉控制模块还包括第六晶体管；所述第六晶体管的栅极连接所述第二电压端，第一极连接所述第一时钟信号端，第二极连接所述第三晶体管的栅极。可选的，所述下拉控制模块还包括第一电容；所述第一电容的第一极连接所述下拉节点，第二极连接所述第三电压端。可选的，所述移位寄存器单元还包括滤波模块时，所述滤波模块包括第七晶体管；所述第七晶体管的栅极连接所述第二电压端，第一极连接所述第二节点，第二极连接所述上拉节点。可选的，所述移位寄存器单元还包括第二输入模块时，所述第二输入模块包括第八晶体管；所述第八晶体管的栅极连接所述第二信号端，第一极连接所述第一节点，第二极连接所述第四电压端。可选的，所述下拉模块包括第九晶体管和第十晶体管，所述输出模块包括第十一晶体管和第二电容；所述第九晶体管的栅极连接所述下拉节点，第一极连接所述第二节点，第二极连接所述第三电压端；所述第十晶体管的栅极连接所述下拉节点，第一极连接所述信号输出端，第二极连接所述第三电压端；所述第二电容的第一极连接所述上拉节点，第二极连接所述信号输出端；所述第十一晶体管的栅极连接所述上拉节点，第一极连接所述第二时钟信号端，第二极连接所述信号输出端。可选的，所述移位寄存器单元还包括初始化模块时，所述初始化模块包括第十二晶体管；所述第十二晶体管的栅极连接所述第三信号端，第一极连接所述下拉节点，第二极连接所述第二电压端。可选的，所述移位寄存器单元还包括残荷消除模块时，所述残荷消除模块包括第十三晶体管、第十四晶体管和第十五晶体管；所述第十三晶体管的栅极连接所述第四信号端，第一极连接所述下拉节点，第二极连接所述第三电压端；所述第十四晶体管的栅极连接所述第四信号端，第一极连接所述信号输出端，第二极连接所述第四信号端；所述第十五晶体管的栅极连接所述第四信号端，第一极连接所述第二节点，第二极连接所述第三电压端。第二方面，提供一种栅极驱动电路，包括至少两级级联的如第一方面所述的移位寄存器单元；第一级移位寄存器单元的第一信号端与起始信号端相连接；除了所述第一级移位寄存器单元以外，每一级移位寄存器单元的第一信号端与其上一级移位寄存器单元的信号输出端相连接。可选的，所述移位寄存器单元还包括第二信号输入模块；除了最后一级移位寄存器单元以外，每一级移位寄存器单元的第二信号端与其下一级移位寄存器单元的信号输出端相连接；所述最后一级移位寄存器单元的第二信号端连接所述起始信号端，或者复位信号端。第三方面，还提供一种显示装置，包括第二方面所述的栅极驱动电路。第四方面，提供一种用于驱动第一方面所述的移位寄存器单元的驱动方法，在一图像帧内，所述方法包括：输入阶段：在第一本文档来自技高网...

【技术保护点】
1.一种移位寄存器单元，包括：上拉节点和下拉节点，所述上拉节点用于控制所述移位寄存器单元的信号输出端输出栅极扫描信号，所述下拉节点用于停止所述信号输出端输出栅极扫描信号，其特征在于，所述移位寄存器单元还包括：第一输入模块、上拉控制模块和下拉控制模块；所述第一输入模块，连接第一信号端、第一电压端和第一节点，用于在所述第一电压端的控制下，将所述第一信号端的电压输出至所述第一节点；所述上拉控制模块，连接所述第一节点、第二电压端和第二节点，用于在所述第一节点的控制下，将所述第二电压端的电压输出至所述第二节点；所述下拉控制模块，连接所述第一节点、第三电压端、第一时钟信号端、所述信号输出端和所述下拉节点，用于在所述第一节点的控制下，将所述第三电压端的电压输出至所述下拉节点；或者用于在所述信号输出端的控制下，将所述第三电压端的电压输出至所述下拉节点；或者用于在所述第一时钟信号端的控制下，将所述第一时钟信号端的电压输出至所述下拉节点；其中，所述第二节点与所述上拉节点连接。

【技术特征摘要】
1.一种移位寄存器单元，包括：上拉节点和下拉节点，所述上拉节点用于控制所述移位寄存器单元的信号输出端输出栅极扫描信号，所述下拉节点用于停止所述信号输出端输出栅极扫描信号，其特征在于，所述移位寄存器单元还包括：第一输入模块、上拉控制模块和下拉控制模块；所述第一输入模块，连接第一信号端、第一电压端和第一节点，用于在所述第一电压端的控制下，将所述第一信号端的电压输出至所述第一节点；所述上拉控制模块，连接所述第一节点、第二电压端和第二节点，用于在所述第一节点的控制下，将所述第二电压端的电压输出至所述第二节点；所述下拉控制模块，连接所述第一节点、第三电压端、第一时钟信号端、所述信号输出端和所述下拉节点，用于在所述第一节点的控制下，将所述第三电压端的电压输出至所述下拉节点；或者用于在所述信号输出端的控制下，将所述第三电压端的电压输出至所述下拉节点；或者用于在所述第一时钟信号端的控制下，将所述第一时钟信号端的电压输出至所述下拉节点；其中，所述第二节点与所述上拉节点连接。2.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括：滤波模块和/或第二输入模块；所述滤波模块，连接所述第二节点、所述上拉节点、所述第二电压端，用于在所述第二电压端的控制下，将所述第二节点输入至所述滤波模块的信号中的杂波滤除后输出至所述上拉节点；所述第二输入模块，连接第二信号端、第四电压端和所述第一节点，用于在所述第四电压端的控制下，将所述第二信号端的电压输出至所述第一节点。3.根据权利要求1或2所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括：下拉模块和输出模块；所述下拉模块，连接所述下拉节点、所述第二节点、所述信号输出端和所述第三电压端，用于在所述下拉节点的控制下，将所述第三电压端的电压输出至所述第二节点和所述信号输出端；所述输出模块，连接所述上拉节点、第二时钟信号端、所述信号输出端，用于在所述上拉节点的控制下，将所述第二时钟信号端的电压输出至所述信号输出端。4.根据权利要求1或2所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括：初始化模块和/或残荷消除模块；所述初始化模块，连接第三信号端、所述第二电压端和所述下拉节点，用于在所述第三信号端的控制下，将所述第二电压端的电压输出至所述下拉节点；所述残荷消除模块，连接第四信号端、所述第三电压端、所述第二节点、所述下拉节点和所述信号输出端，用于在所述第四信号端的控制下，将所述第三电压端的电压输出至所述第二节点和所述下拉节点，还用于将所述第四信号端的电压输出至所述信号输出端。5.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一输入模块包括第一晶体管；所述第一晶体管的栅极连接所述第一信号端，第一极连接所述第一电压端，第二极连接所述第一节点。6.根据权利要求1所述的移位寄存器单元，其特征在于，所述上拉控制模块包括第二晶体管；所述第二晶体管的栅极连接所述第一节点，第一极连接所述第二电压端，第二极连接所述第二节点。7.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉控制模块包括第三晶体管、第四晶体管、第五晶体管；所述第三晶体管的栅极连接所述第一时钟信号端，第一极连接所述第一时钟信号端，第二极连接所述下拉节点；所述第四晶体管的栅极连接所述第一节点，第一极连接所述下拉节点，第二极连接所述第三电压端；所述第五晶体管的栅极连接所述信号输出端，第一极连接所述下拉节点，第二极连接所述第三电压端。8.根据权利要求7所述的移位寄存器单元，其特征在于，所述下拉控制模块还包括第六晶体管；所述第六晶体管的栅极连接所述第二电压端，第一极连接所述第一时钟信号端，第二极连接所述第三晶体管的栅极。9.根据权利要求7或8所述的移位寄存器单元，其特征在于，所述下拉控制模块还包括第一电容；所述第一电容的第一极连接所述下拉节点，第二极连接所述第三电压端。10.根据权利要求2所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括滤波模块时，所述滤波模块包括第七晶体管；所述第七晶体管的栅极连接所述第二电压端，第一极连接所述第二节点，第二极连接所述上拉节点。11.根据权利要求2所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括第二输入模块时，所述第二输入模块包括第八晶体管；所述第八晶体管的栅极连接所述第二信号端，第一极连接所述第一节点，第二极连接所述第四电压端。12.根据权利要求3所述的移位寄存器单元，其特征在于，所述下拉模块...

【专利技术属性】
技术研发人员：刘鹏，王珍，张寒，张锴，乔赟，孙建，刘白灵，黄飞，王争奎，张建军，
申请(专利权)人：京东方科技集团股份有限公司，鄂尔多斯市源盛光电有限责任公司，
类型：发明
国别省市：北京,11