一种基于倍频OS-PWM算法的LED驱动电路制造技术

技术编号:21402026 阅读:25 留言:0更新日期:2019-06-19 07:50
本发明专利技术公开一种基于倍频OS‑PWM算法的LED驱动电路,属于电路技术领域。所述基于倍频OS‑PWM算法的LED驱动电路包括复位电路、译码电路、SRAM控制电路、MBIST电路、PWM控制电路、PWM生成电路、低灰处理电路和开路检测电路。所述复位电路生成换帧复位信号;所述译码电路完成指令译码操作;所述SRAM控制电路完成SRAM读写逻辑控制;所述MBIST电路完成SRAM校验;所述PWM控制电路完成PWM计数器相关逻辑控制;所述PWM生成电路生成PWM输出;所述低灰处理电路实现下鬼影、首行等低灰处理操作;所述开路检测电路完成开路LED检测和屏蔽。本发明专利技术解决小间距LED驱动芯片存在的刷新率较低、低灰色阶均匀性差、鬼影、首行偏暗、开路十字架等问题,减小电路面积,降低成本,并得到成功应用。

【技术实现步骤摘要】
一种基于倍频OS-PWM算法的LED驱动电路
本专利技术涉及电路
,特别涉及一种基于倍频OS-PWM算法的LED驱动电路。
技术介绍
LED作为新型半导体照明材料,凭借其功耗低、寿命长、体积小、成本低、高效安全以及绿色无污染等优点,在照明设备、显示屏及其他电子设备中得到广泛应用。小点间距LED显示屏具有无缝拼接、色彩自然真实、画面清晰、模块化维护、显示均匀性好的等优点,满足显示屏对高清晰、高细腻和近距离欣赏显示效果的需求,逐渐成为研究热点。多路恒流LED驱动芯片具有匹配性好、精准电流控制、高灰度显示、极佳显示效果等优点,在小间距LED驱动芯片中得到广泛应用。在传统多路恒流LED驱动芯片中,多采用PWM方式进行显示控制,通过控制LED亮/暗的时间,达到不同灰阶亮度的显示效果。当所显示的灰阶亮度较低时,也即LED在工作周期内的发光时间较短,而连续不发光的时间则较长,此时人眼容易感觉到闪烁现象。在小点间距LED显示屏中,传统的PWM存在刷新率较低、灰度等级不高、低灰效果不理想等问题,无法满足显示屏对画面真实细腻、色彩逼真的要求。传统PWM控制方式,会出现闪烁现象,刷新率低、灰度等级不高;由于寄生电容的影响,会出现鬼影、低灰白平衡色偏、首行偏暗、低灰色块不均、开路十字架等显示缺陷。
技术实现思路
本专利技术的目的在于提供一种基于倍频OS-PWM算法的LED驱动电路,应用于小点间距多通道恒流LED驱动芯片,解决小间距LED驱动芯片存在的刷新率较低、低灰色阶均匀性差、鬼影、首行偏暗、开路十字架等问题,使显示画面更加清晰、细腻真实。为解决上述技术问题,本专利技术提供一种基于倍频OS-PWM算法的LED驱动电路,包括:复位电路,生成换帧复位信号;译码电路,完成指令译码操作;SRAM控制电路,完成SRAM读写逻辑控制;MBIST电路,完成SRAM校验;PWM控制电路,完成PWM计数器相关逻辑控制;PWM生成电路,生成PWM输出;低灰处理电路,实现下鬼影、首行等低灰处理操作;开路检测电路,完成开路LED检测和屏蔽。可选的,所述复位电路生成换帧复位信号RSTN,用于在换帧时复位内部控制信号;通过插入延时单元,将信号CMD_VSYNC进行延时,得到信号CMD_VSYNC_D,将上述两个信号组合产生换帧复位信号RSTN,即:RSTN=~CMD_VSYNC|CMD_VSYNC_D。可选的,所述译码电路根据输入的LE长度,解析成数据输入、寄存器读写、SDO输出和测试模式;其中,LE的长度是指当LE为高电平时,DCLK的上升沿个数,每帧先发EN_OP,然后再配置寄存器,配置每个寄存器前需要先发PRE_ACT。可选的,所述SRAM控制电路将输入的数据、地址解析成相应的SRAM控制信号;采用DCLK作为读写时钟,通过增加16×16bit的缓存,预先读取下一行数据;同时发生读写操作时,优先处理写操作,VSYNC后的第一帧数据需预先发送一组DCLK,增加写溢出保护电路。可选的,所述MBIST电路完成SRAM校验,当LE长度包含15个LE上升沿个数,使能SRAM校验状态,进入MBIST调试;SRAM输入选择不同的信号,包含数据输入/出、W/R控制、地址、时钟。可选的,所述PWM控制电路产生PWM计数器9位CNT1和7位CNT2、行计数器、以及EN_GHOST和首行偏暗调节指示信号;9位CNT1用于计数每组PWM周期时钟数,7位CNT2用于计数打散组数,9位CNT1和7位CNT2组合,采用倍频技术,实现PWM计数控制;其中,所述倍频技术具体为:9位CNT1采用双沿计数的方式,双沿计数时钟基于GCLK,在GCLK的上升沿和下降沿进行反转,异或产生;关闭倍频,上升沿计数,开启倍频,双沿计数,可以减少一半电路面积。可选的,所述PWM生成电路采用OS-PWM算法,将一组数据的导通时间打散成若干个相对较短的时间段,每个较短的时间段均保持原先的占空比,以增加LED显示屏的整体刷新率。可选的,所述OS-PWM算法具体为:将PWM数据打散,就可以避免低灰条件下的闪烁问题;将16位数据分为9位的高位数据MSB和7位的低位数据LSB;由于高9位的MSB的数据在图像显示中占有主要作用的地位,故采用将MSB的计数打散的方式来提高LED显示屏的刷新率;MSB的计数周期打散后将重复计数多次,再加上一次LSB的计数周期,就可以达到和未分解的PWM一样的分辨率。可选的,所述低灰处理电路针对首行偏暗给出了调节方法,预留时间使电容提前放电,改善首行偏暗问题;针对下鬼影采用预留时间泄放电荷,解决下鬼影问题;针对低灰白平衡,增加寄存器调节设计。可选的,所述开路检测电路通过检测开路LED的灯珠,将已开路的LED灯信息记录下来,在显示过程中不点亮开路LED灯珠。本专利技术具有以下有益效果:(1)本专利技术在OS-PWM显示算法基础之上,采用时钟倍频技术,提升整体刷新率,同时使算法复杂度降低一半,整体面积减小40%;(2)针对显示均匀性差、鬼影、第一行偏暗、开路十字架等问题,对OS-PWM算法进行补充设计,有效地解决了上述问题;(3)本专利技术给出了一种通用的设计方法,适用于多通道恒流LED驱动芯片显示控制,具体参数可根据需求自行定义,灵活性和适用性强。附图说明图1是本专利技术提供的基于倍频OS-PWM算法的LED驱动电路的整体架构图;图2是复位信号产生时序图;图3是LED驱动电路配置寄存器时序图;图4是SRAM控制电路的状态跳转图;图5是OS-PWM算法打散控制图;图6是OS-PWM算法32行扫16通道显示控制图。具体实施方式以下结合附图和具体实施例对本专利技术提出的一种基于倍频OS-PWM算法的LED驱动电路作进一步详细说明。根据下面说明和权利要求书,本专利技术的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本专利技术实施例的目的。实施例一本专利技术提供了一种基于倍频OS-PWM算法的LED驱动电路,适用于多通道恒流LED驱动芯片。如图1所示,为LED驱动电路的整体架构图,所述基于倍频OS-PWM算法的LED驱动电路包括复位电路、译码电路、SRAM控制电路、MBIST电路、PWM控制电路、PWM生成电路、低灰处理电路和开路检测电路;具体的,所述复位电路生成换帧复位信号;所述译码电路完成指令译码操作;所述SRAM控制电路完成SRAM读写逻辑控制;所述MBIST电路完成SRAM校验;所述PWM控制电路完成PWM计数器相关逻辑控制;所述PWM生成电路生成PWM输出;所述低灰处理电路实现下鬼影首行等低灰处理操作;所述开路检测电路完成开路LED检测和屏蔽。图2为复位信号产生时序图,所述复位电路产生换帧复位信号RSTN,用于在换帧时复位内部相关控制信号。通过插入延时单元,将信号CMD_VSYNC进行延时,得到信号CMD_VSYNC_D;将上述两个信号组合产生换帧复位信号RSTN,即:RSTN=~CMD_VSYNC|CMD_VSYNC_D。表1为指令译码电路译码表,根据输入的LE长度,解析成相对应的数据输入、寄存器读写、SDO输出和测试模式。LE的长度是指当LE为高电平时,DCLK的上升沿个数。每帧先发EN_OP,然后再配置寄存器,配置每个寄存器前需要先发信号PRE_A本文档来自技高网...

【技术保护点】
1.一种基于倍频OS‑PWM算法的LED驱动电路,其特征在于,包括:复位电路,生成换帧复位信号;译码电路,完成指令译码操作;SRAM控制电路,完成SRAM读写逻辑控制;MBIST电路,完成SRAM校验;PWM控制电路,完成PWM计数器相关逻辑控制;PWM生成电路,生成PWM输出;低灰处理电路,实现下鬼影、首行等低灰处理操作;开路检测电路,完成开路LED检测和屏蔽。

【技术特征摘要】
1.一种基于倍频OS-PWM算法的LED驱动电路,其特征在于,包括:复位电路,生成换帧复位信号;译码电路,完成指令译码操作;SRAM控制电路,完成SRAM读写逻辑控制;MBIST电路,完成SRAM校验;PWM控制电路,完成PWM计数器相关逻辑控制;PWM生成电路,生成PWM输出;低灰处理电路,实现下鬼影、首行等低灰处理操作;开路检测电路,完成开路LED检测和屏蔽。2.如权利要求1所述的基于倍频OS-PWM算法的LED驱动电路,其特征在于,所述复位电路生成换帧复位信号RSTN,用于在换帧时复位内部控制信号;通过插入延时单元,将信号CMD_VSYNC进行延时,得到信号CMD_VSYNC_D,将上述两个信号组合产生换帧复位信号RSTN,即:RSTN=~CMD_VSYNC|CMD_VSYNC_D。3.如权利要求1所述的基于倍频OS-PWM算法的LED驱动电路,其特征在于,所述译码电路根据输入的LE长度,解析成数据输入、寄存器读写、SDO输出和测试模式;其中,LE的长度是指当LE为高电平时,DCLK的上升沿个数,每帧先发EN_OP,然后再配置寄存器,配置每个寄存器前需要先发PRE_ACT。4.如权利要求1所述的基于倍频OS-PWM算法的LED驱动电路,其特征在于,所述SRAM控制电路将输入的数据、地址解析成相应的SRAM控制信号;采用DCLK作为读写时钟,通过增加16×16bit的缓存,预先读取下一行数据;同时发生读写操作时,优先处理写操作,VSYNC后的第一帧数据需预先发送一组DCLK,增加写溢出保护电路。5.如权利要求1所述的基于倍频OS-PWM算法的LED驱动电路,其特征在于,所述MBIST电路完成SRAM校验,当LE长度包含15个LE上升沿个数,使能SRAM校验状态,进入MBIST调试;SRAM输入选择不同的信号,包含数据输入/出、W/R控制、地址、时钟。6.如权利要求1所述的...

【专利技术属性】
技术研发人员:范学仕唐茂洁李鸣晓夏云汉
申请(专利权)人:中国电子科技集团公司第五十八研究所
类型:发明
国别省市:江苏,32

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1