当前位置: 首页 > 专利查询>英特尔公司专利>正文

用于使用较低电压阈值进行耐久性友好编程的设备和方法技术

技术编号:21374742 阅读:24 留言:0更新日期:2019-06-15 12:27
提供了一种用于使用较低电压阈值进行耐久性友好编程的方法和设备。非易失性存储器具有被组织为使用第一数量的阈值电压电平编程的页的存储单元。存储单元被组织成写入数据的存储单元组。每个存储单元组被编程为存储第一数量的信息比特。存储器控制器从页中选择第二数量的信息比特,信息比特的第二数量小于信息比特的第一数量。存储器控制器使用来自第二数量的阈值电压电平的阈值电压电平对存储单元组的存储单元进行编程,其中阈值电压电平的第二数量小于阈值电压电平的第一数量,并且包括第一数量的阈值电压电平中的最低阈值电压电平。

Equipment and methods for durability-friendly programming using lower voltage thresholds

A method and device for durability-friendly programming using lower voltage thresholds is provided. Nonvolatile memory has storage units organized into pages programmed using the first number of threshold voltage levels. The storage unit is organized into a storage unit group for writing data. Each storage unit group is programmed to store the first number of information bits. The memory controller selects the second number of information bits from the page, and the second number of information bits is less than the first number of information bits. The memory controller uses threshold voltage levels from the second number of threshold voltage levels to program the storage unit of the storage unit group, where the second number of threshold voltage levels is less than the first number of threshold voltage levels, and includes the lowest threshold voltage levels in the first number of threshold voltage levels.

【技术实现步骤摘要】
【国外来华专利技术】用于使用较低电压阈值进行耐久性友好编程的设备和方法
本文描述的实施例一般涉及一种用于使用较低电压阈值进行耐久性友好编程的方法和设备。
技术介绍
固态存储装置(例如,固态驱动器)可以由非易失性存储器管芯的一个或多个封装组成,其中每个管芯由存储单元组成,其中存储单元被组织成页,并且页被组织成块。每个存储单元能存储一个或多个信息比特。表示两页中的两个信息比特的多级单元(MLC)NAND被编程为表示具有四个阈值电压电平E、P1、P2和P3的两个信息比特。NAND闪存被限制于预定数量的编程/擦除(P/E)周期,并且在此之后限制数据保持力变得不可靠。表述寿命的常见度量是总字节写入(TBW)。数据压缩能通过改进存储效率来延长NAND存储装置的寿命。利用压缩,物理地写入存储装置的字节的总数量(即TBW)被减少,这减少了TBW并延长了NAND寿命。然而,提供数据压缩比的变化的数据压缩技术使用精致的FTL(闪速转变层)和/或文件系统支持来管理较小页并跟踪压缩数据的大小(或压缩数据的扇区的数量)。本领域中存在对于用于将压缩数据存储在非易失性存储器存储装置的存储单元中的改进技术的需要。附图说明实施例通过示例参考附图进行描述,附图未按比例绘制,在附图中相似的附图标记指的是类似的元件。图1图示了非易失性存储器存储装置的实施例。图2图示了存储管芯控制器的实施例。图3图示了压缩信息的实施例。图4图示了页元数据的实施例。图5图示了用于装置页的装置页信息的实施例。图6A图示了用于存储单元对的阈值电压电平到三个信息比特的单元到比特映射的实施例。图6B图示了将存储单元阈值电压电平映射到从存储装置读取的四比特以及映射到要返回的三比特的真值表。图7A图示了用于存储单元对的阈值电压电平到两个信息比特的单元到比特映射的实施例。图7B图示了将存储单元阈值电压电平映射到从存储装置读取的四比特以及映射到要返回的两比特的真值表。图8图示了初始化页池中的页的操作的实施例。图9图示了将多页的数据写入被组织为(一个或多个)存储单元组的装置页的操作的实施例。图9A图示了基于页的压缩类型提供编程模式的表的实施例。图10A、10B和10C图示了最低有效位然后是最高有效位到存储单元对的两步编程。图11图示了根据图10A、10B和10C对存储单元对进行编程的编程步骤的编程表。图12A、12B和12C图示了最高有效位然后是最低有效位到存储单元对的两步编程。图13图示了根据图12A、12B和12C对存储单元对进行编程的编程步骤的编程表。图14A、14B和14C提供了用于在要写入的比特与关于存储的信息比特之间进行转变的操作。图15图示了读取存储单元对的操作的实施例。图16图示了压缩、加密和加扰数据的页的操作的实施例。图17图示了对存储装置中的数据进行解扰、解密和解压缩的操作的实施例。图18图示了其中可以部署图1的存储器装置的系统。具体实施方式在存储在NAND闪存中之前压缩数据的现有技术系统利用精致的闪速转变操作来管理较小的页并跟踪压缩数据的扇区或块的大小或数量。其它解决方案可以在压缩数据被存储在NAND闪存中的地方轮换,这需要复杂的数据映射操作。所描述的实施例提供了存储压缩数据的技术,其不改变页或块大小或数据到存储单元的映射,而是相反利用较低阈值电压来表示压缩数据的状态。使用较低阈值电压,诸如仅使用多级单元(MLC)NAND的可用E、P1、P2和P3阈值电压电平的E、P1和P2阈值电压电平,提供在存储单元上的较少磨损,因为更高的阈值电压(P2、P3)提供的存储单元的更大磨损,从而以比较低阈值电压电平更大的速率减少它们的寿命。以这种方式,所描述的实施例使用可用的较低阈值电压来修改写入数据所用的方式,以提供耐久性友好的编程方法论。在如下描述中,阐述了众多特定细节,诸如逻辑实现、操作码、用于规定操作数的部件、资源划分/共享/复制实现、系统组件的类型和相互关系以及逻辑划分/集成选择,以便提供本专利技术的更透彻理解。然而,由本领域技术人员将认识到,本专利技术可以在没有此类特定细节的情况下被实践。在其它实例中,控制结构、门级电路以及全软件指令序列未详细示出,以免使本专利技术模糊不清。本领域普通技术人员利用所包括的描述将能够实现适当功能性而无需过多实验。在说明书中对“一个实施例”、“实施例”、“示例实施例”等的参考指示所描述的实施例可包括具体特征、结构或特性,但每一个实施例可能不一定都包括该具体特征、结构或特性。而且,此类短语不一定指的是同一实施例。某些实施例涉及存储装置电子组件。实施例包括用于形成电子组件的装置和方法两者。图1图示了非易失性存储器存储装置100的实施例,其具有控制器通道102、在连接的主机系统之间传输数据块的主机接口104以及实现可被组织成存储单元页的存储单元的多组存储管芯1061、1062...106n,其中页被组织成块。非易失性存储器存储装置100可以用作计算系统中的存储器装置和/或存储装置两者,并且可以用于执行计算系统中的易失性存储器装置和磁盘驱动器的角色。在一个实施例中,非易失性存储器存储装置100可以包括NAND存储管芯1061、1062...106n的固态驱动器(SSD)。控制器通道102包括实现某些控制功能的中央处理单元(CPU)108,诸如逻辑到物理映射110提供I/O请求所针对的逻辑地址和存储管芯1061、1062...106n中的物理地址的映射。控制器通道102包括多个存储管芯控制器2001、2002...200n,它们管理到多组存储管芯1061、1062...106n的对存储单元页中的数据块的读取和写入请求。用于每一个存储管芯控制器2001、2002...200n的变换层1141、1142...114n变换来自主机的接收的数据的页中的接收数量的比特(例如,k个比特)以写入存储管芯1061、1062...106n中的多个存储单元(各存储m个比特,其中m>=k)的存储单元组,和将在块中读取的m个比特变换为要在页中返回到主机的数据块的较少数量的k个比特。主机操作系统可以对存储器控制器的数据的页进行编码,其中多个页为多级存储单元中的每一个提供数据,诸如,如果每个存储单元存储n个比特,则主机操作系统将提供n个页以提供要在存储单元中进行编码的n个比特中的每个比特。变换层1141、1142...114n使用状态映射3001、3002...300n来确定要用于将较少的k个比特变换为m个比特并且反之亦然的变换函数。在某些实施例中,由变换层114i执行用于接收页中的k个比特到存储在存储单元组中的m个比特并且反之亦然的映射操作。在备选实施例中,映射操作可以由I/O逻辑202执行,其中变换层114i在I/O逻辑202中实现。例如,如果每个多级单元包括n个比特,则存储装置100提供2n个不同的阈值电压电平以对存储单元的2n个不同状态进行编程。如果存储单元被分组为各p个存储单元的组,则每个存储单元组具有2np个信息状态,并且允许存储数据块的m个信息比特,其中m=Log2(2np)个信息比特。控制器102和变换层1141、1142...114n可以被编程为仅使用小于2n个可用阈值电压电平的j个阈值电压电平。编程为仅使用j个阈值电压电平的p个存储单元的存储单元组将能够用k本文档来自技高网...

【技术保护点】
1.一种用于对存储器装置的存储单元中的信息进行编程的设备,包括:非易失性存储器,具有组织为页的存储单元,其中每个多级单元包括多个比特,并且能使用第一数量的阈值电压电平被编程具有信息,其中所述存储单元被组织成写入数据的存储单元组,其中每个存储单元组被编程为存储第一数量的信息比特;以及存储器控制器,被配置为对所述存储单元进行编程,并且配置为:从页中选择第二数量的信息比特以写入所述存储单元组之一,其中信息比特的所述第二数量小于信息比特的所述第一数量;以及使用来自第二数量的阈值电压电平的阈值电压电平对所述存储单元组的所述存储单元进行编程,其中阈值电压电平的所述第二数量小于阈值电压电平的所述第一数量,并且包括所述第一数量的阈值电压电平中的最低阈值电压电平。

【技术特征摘要】
【国外来华专利技术】2016.08.04 US 15/2286991.一种用于对存储器装置的存储单元中的信息进行编程的设备,包括:非易失性存储器,具有组织为页的存储单元,其中每个多级单元包括多个比特,并且能使用第一数量的阈值电压电平被编程具有信息,其中所述存储单元被组织成写入数据的存储单元组,其中每个存储单元组被编程为存储第一数量的信息比特;以及存储器控制器,被配置为对所述存储单元进行编程,并且配置为:从页中选择第二数量的信息比特以写入所述存储单元组之一,其中信息比特的所述第二数量小于信息比特的所述第一数量;以及使用来自第二数量的阈值电压电平的阈值电压电平对所述存储单元组的所述存储单元进行编程,其中阈值电压电平的所述第二数量小于阈值电压电平的所述第一数量,并且包括所述第一数量的阈值电压电平中的最低阈值电压电平。2.如权利要求1所述的设备,其中所述对所述存储单元进行编程将所述第二数量的信息比特转变为所述第一数量的信息比特以使用来自所述第二数量的阈值电压电平的所述阈值电压电平进行编程。3.如权利要求1所述的设备,其中每个多级单元包括n个比特,并且能利用2n个不同阈值电压电平被编程为2n个独立状态,其中所述第一数量的阈值电压电平包括2n,其中每一个所述存储单元组具有p个存储单元,其中每个存储单元组表示2np个信息状态,其中所述第一数量的信息比特包括m个信息比特,其中m=Log2(2np)个信息比特,并且其中所选择的第二数量的比特包括k个比特,其中k<m,并且其中所述第二数量的阈值电压电平包括j个阈值电压电平,仅包括所述2n个不同阈值电压电平中的j个最低阈值电压电平,其中j<2n,并且j是大于或等于2k/p的最小整数。4.如权利要求1、2和3中的任一项所述的设备,其中所述存储器控制器进一步:读取所述存储单元组中的所述存储单元的状态;将所述读取状态解码为具有所述第一数量的信息比特的解码的比特;将所述解码的比特转变成具有所述第二数量的信息比特的转变的比特;以及将转变的解码的比特返回到页。5.如权利要求1、2和3中的任一项所述的设备,其中所述存储器控制器进一步:指示用于从中选择要存储的比特的页的压缩类型的多个编程模式之一,其中所述编程模式中的至少一个基于真值表与转变函数关联,所述真值表将所述第二数量的信息比特的状态与使用所述第二数量的阈值电压电平编程的所述第一数量的信息比特的状态子集关联;从所述存储单元组之一中读取所述第一数量的信息比特;以及使用与用于所述存储单元组中的所述数据的所述编程模式关联的所述转变函数将在所述存储单元组之一中读取的第一数量的信息比特转变成转变的第二数量的信息比特。6.如权利要求5所述的设备,其中所述存储器控制器进一步:配置用于存储信息比特的页,其中每一个配置的页被指示为具有所述压缩类型之一,其中所述压缩类型包括低压缩类型、中压缩类型和高压缩类型,其中被指示为具有所述高压缩类型的所述页比具有所述低压缩类型和所述中压缩类型的页具有更少的比特;确定用于从所述页选择的第二数量的信息比特的编程模式,其中所述编程模式基于从中选择所述第二数量的信息比特的所述页的所述压缩类型;以及使用与所确定的编程模式关联的所述转变函数来从所述第二数量的阈值电压中确定所述阈值电压电平,以用于对用于所选择的第二数量的信息比特的所述存储单元组中的所述第一数量的信息比特进行编程。7.如权利要求5所述的设备,其中每一个所述存储单元组包括两个存储单元的存储单元对,其中每一个所述存储单元存储两个信息比特,其中所述第一数量的信息比特包括四个比特,其中所述第二数量的信息比特从两个页中选择,其中在第一编程模式中,所述第二数量的信息比特包括三个比特,并且其中用于所述第一编程模式的所述转变函数将从所述存储单元读取的四个比特转变成三个比特,并且其中在第二编程模式中,所述第二数量的信息比特包括两个比特,并且其中用于所述第二编程模式的所述转变函数将读取的四个比特转变成两个比特。8.如权利要求1、2和3中的任一项所述的设备,其中所述存储器控制器进一步:确定要从所述存储单元组读取的数据的编程模式;从要读取的所述存储单元组中读取所述第一数量的信息比特的实例;以及使用与所确定的编程模式关联的所述转变函数将所述第一数量的信息比特的读取实例转变为第二数量的信息比特的转变实例。9.如权利要求1、2和3中的任一项所述的设备,其中每一个所述存储单元组包括两个存储单元的存储单元对,其中每一个所述存储单元存储两个比特,其中所述选择所述第二数量的信息比特包括两个比特,从较低页选择第一比特并且从上级页选择第二比特,其中所述第二数量的信息比特包括三个比特,包括使用来自第二数量的阈值电压的阈值电压编程到所述存储单元组中的两个存储单元中以对所述两个存储单元中的每一个进行编程的一个最高有效位(MSB)和两个最低有效位(LSB)。10.如权利要求9所述的设备,其中所述存储器控制器进一步通过从第一页和第二页中对于当前存储单元组选择所述比特来选择所述两个比特包括从与所述第一页和第二页不同的页中选择一个最高有效位和两个最低有效位,在对所述当前存储单元组进行编程之前被编程的先前存储单元组的所述最高有效位和所述两个最低有效位从所述第一页和第二页中被选择。11.如权利要求1、2和3中的任一项所述的设备,进一步包括:压缩单元,用于接收作为输入的页并将具有压缩数据的页的实例输出到所述存储器控制器,并且用于接收作为输入的压缩数据的页以解压缩为解压缩数据。12.如权利要求1所述的设备,进一步包括:压缩单元;加密单元;以及加扰单元;其中所述压缩单元接收作为输入的页,以压缩以产生压缩的页以发送到所述加密单元,以及以解压缩从所述加密单元接收到的页,以产生解压缩的页中的数据,其中所述加密单元对来自所述压缩单元的所述压缩的页进行加密,以产生信息比特的加密且压缩的页,并且接收要解密的加密且压缩的页以产生所述信息比特的压缩的页,其中所述加扰单元在所述页中的所述信息比特被写入所述存储单元组之前对所述页中的所述信息比特进行加扰,并且对从所述存储单元组读取的所述页的所述信息比特进行解扰,以产生未加扰、加密且压缩的第二信息比特,以发送到所述加密单元。13.一种用于对存储器装置的存储单元中的信息进行编程的系统,包括:处理器;总线;非易失性存储器存储装置,耦合到所述总线并从所述处理器接收数据,包括:非易失性存储器,具有组织为页的...

【专利技术属性】
技术研发人员:吴微Y邹JB卡恩郭炘
申请(专利权)人:英特尔公司
类型:发明
国别省市:美国,US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1