In one embodiment, a device includes a clock control circuit for generating clock signals for transmission over interconnections. The clock control circuit can be configured to receive instructions from the next device to be accessed in a plurality of devices, and dynamically update control signals based at least in part on instructions of communication with the next device, so that the transmitted clock signal can be dynamically switched between a fixed clock frequency and a spread spectrum clock frequency. Other embodiments are described and required to be protected.
【技术实现步骤摘要】
【国外来华专利技术】用于总线上的动态时钟频率控制的方法、设备和系统
实施例涉及针对总线结构的干扰缓解的优化。
技术介绍
很多不同类型的已知总线和其他接口用于使用很宽范围的各种互连拓扑结构连接不同的部件。例如,片上总线用于耦接诸如处理器或者片上系统等的给定集成电路(IC)的不同片上部件。外部总线可以用于通过诸如主板的电路板上的互连迹线、导线等耦接给定计算系统的不同部件。一种最近的接口技术是根据I3C技术规范的I3C总线,预计可由移动工业处理器接口(MIPI)联盟TM(www.mipi.org)使其变得可用。这种接口预计用于将诸如内部或者外部传感器等的装置经由主机控制器或者输入/输出控制器串行连接至主机处理器、应用处理器或者独立装置。由于这一总线上的时钟信号传送和其他通信的原因可能出现的一个问题在于电磁干扰以及与系统的部件的干扰。更具体而言,电磁干扰(EMI)是由作为信号传输的结果发射的能量导致的。继而,可能由按照给定时钟频率以及这一频率的多个谐波发射能量的周期性信号(例如,时钟信号)的能量引起射频干扰(RFI),其可能导致与一个或多个RF电路(例如,平台的一个或多个无线电)的干扰。对EMI的一种解决方案是使用扩频时钟(SSC),从而使时钟信号在中心频率周围的小范围内的变化频率上生成。尽管这改善了EMI,但是其可能引起不希望出现的RFI的提高,这将导致对无线电性能的潜在损害。在很多平台中,系统设计者面临着过多的权衡,因而不能优化EMI或RFI,至少在不通过添加高成本电缆/屏蔽手段而提高系统成本和部件数量的情况下如此。附图说明图1是根据本专利技术的实施例的系统的方框图。图2是根据本 ...
【技术保护点】
1.一种设备,包括:用于耦接至互连的主机控制器,多个装置能够耦接至所述互连,所述主机控制器包括:第一驱动器,所述第一驱动器用于将第一信息驱动到所述互连上;第一接收器,所述第一接收器用于经由所述互连接收来自所述多个装置中的至少一个装置的第二信息;以及时钟控制电路,所述时钟控制电路生成用于在所述互连上传输的时钟信号,所述时钟控制电路用于接收所述多个装置中的要被访问的下一装置的指示,并且至少部分地基于所述下一装置的所述指示动态地更新控制信号,从而使所传输的所述时钟信号在固定时钟频率和扩频时钟频率之间动态切换。
【技术特征摘要】
【国外来华专利技术】2016.12.01 US 15/366,0011.一种设备,包括:用于耦接至互连的主机控制器,多个装置能够耦接至所述互连,所述主机控制器包括:第一驱动器,所述第一驱动器用于将第一信息驱动到所述互连上;第一接收器,所述第一接收器用于经由所述互连接收来自所述多个装置中的至少一个装置的第二信息;以及时钟控制电路,所述时钟控制电路生成用于在所述互连上传输的时钟信号,所述时钟控制电路用于接收所述多个装置中的要被访问的下一装置的指示,并且至少部分地基于所述下一装置的所述指示动态地更新控制信号,从而使所传输的所述时钟信号在固定时钟频率和扩频时钟频率之间动态切换。2.根据权利要求1所述的设备,其中,所述主机控制器至少部分地基于与所述下一装置相关联的时钟策略根据具有所述固定时钟频率的所述时钟信号与所述下一装置进行通信。3.根据权利要求2所述的设备,其中,所述时钟控制电路访问与所述下一装置相关联的所述时钟策略,并且基于所述时钟策略更新所述控制信号。4.根据权利要求3所述的设备,其中,所述时钟策略指示在所述主机控制器和所述下一装置之间的通信期间所述主机控制器将传输具有所述固定时钟频率的所述时钟信号还是传输具有所述扩频时钟频率的所述时钟信号。5.根据权利要求1所述的设备,其中,当所述主机控制器控制所述互连时,所述时钟控制电路使得所传输的所述时钟信号被动态切换。6.根据权利要求1所述的设备,进一步包括用于存储时钟配置表格的存储器,所述时钟配置表格具有多个条目,每一条目与具有时钟策略的所述多个装置中的装置相关联。7.根据权利要求1所述的设备,其中,所述主机控制器包括处理电路,所述处理电路响应于所述下一装置有信息要发送给所述主机控制器这一指示而向所述时钟控制电路提供所述下一装置的指示。8.根据权利要求7所述的设备,其中,所述时钟控制电路用于接收来自所述处理电路的时钟控制命令,并且基于所述时钟控制命令动态更新所述控制信号,从而实现具有所述固定时钟频率和所述扩频时钟频率中的选定的一者的所述时钟信号的传输。9.根据权利要求1所述的设备,其中,当所述主机控制器与所述多个装置中的第一装置进行通信并且所述第一装置具有低于阈值速率的边沿速率时,所述时钟控制电路将传输具有所述固定时钟频率的所述时钟信号。10.根据权利要求1所述的设备,其中,当所述主机控制器与所述多个装置中的第二装置进行通信并且所述第二装置与无线电装置的距离小于阈值距离时,所述时钟控制电路将传输具有所述固定时钟频率的所述时钟信号。11.根据权利要求1所述的设备,其中,当所述主机控制器与所述多个装置中的第三装置进行通信并且所述第三装置经由电缆耦接至所述互连时,所述时钟控制电路将传输具有所述扩频时钟频率的所述时钟信号。12.根据权利要求1所述的设备,其中,所述时钟控制电路包括:第一时钟源,所述第一时钟源用于输出具有所述固定时钟频率的所述时钟信号;第二时钟源,所述第二时钟源用于输出具有所述扩频时钟频率的所述时钟信号;以及复用器,所述复用器用于耦接至所述第一时钟源和所述第二时钟源,并且输出具有所述固定时钟频率的所述时钟信号和具有所述扩频时钟频率的所述时钟信号中的选定的一者。13.根据权利要求12所述的设备,其中,所述时钟控制电路用于控制所述复用器,从而将所述输出从具有所述固定时钟频率的所述时钟信号动态切换至具有所述扩频时钟频率的所述时钟信号,且没有短时脉冲波干扰。14.根据权利要求1所述的设备,其中,所述第一驱动器用于将所述时钟信号嵌入到所述第一信息内。15.一种方法,包括:经由...
【专利技术属性】
技术研发人员:D·G·奎耶蒂,A·K·斯里瓦斯塔瓦,K·P·福斯特,
申请(专利权)人:英特尔公司,
类型:发明
国别省市:美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。