当前位置: 首页 > 专利查询>英特尔公司专利>正文

用于总线上的动态时钟频率控制的方法、设备和系统技术方案

技术编号:21374375 阅读:23 留言:0更新日期:2019-06-15 12:22
在一个实施例中,一种设备包括生成用于在互连上传输的时钟信号的时钟控制电路。所述时钟控制电路可以被配置为接收多个装置中的要被访问的下一装置的指示,以及至少部分地基于与所述下一装置的通信的指示动态地更新控制信号,从而使所传输的时钟信号能够在固定时钟频率和扩频时钟频率之间动态切换。还描述了其他实施例并要求对其予以保护。

Method, Equipment and System for Dynamic Clock Frequency Control on Bus

In one embodiment, a device includes a clock control circuit for generating clock signals for transmission over interconnections. The clock control circuit can be configured to receive instructions from the next device to be accessed in a plurality of devices, and dynamically update control signals based at least in part on instructions of communication with the next device, so that the transmitted clock signal can be dynamically switched between a fixed clock frequency and a spread spectrum clock frequency. Other embodiments are described and required to be protected.

【技术实现步骤摘要】
【国外来华专利技术】用于总线上的动态时钟频率控制的方法、设备和系统
实施例涉及针对总线结构的干扰缓解的优化。
技术介绍
很多不同类型的已知总线和其他接口用于使用很宽范围的各种互连拓扑结构连接不同的部件。例如,片上总线用于耦接诸如处理器或者片上系统等的给定集成电路(IC)的不同片上部件。外部总线可以用于通过诸如主板的电路板上的互连迹线、导线等耦接给定计算系统的不同部件。一种最近的接口技术是根据I3C技术规范的I3C总线,预计可由移动工业处理器接口(MIPI)联盟TM(www.mipi.org)使其变得可用。这种接口预计用于将诸如内部或者外部传感器等的装置经由主机控制器或者输入/输出控制器串行连接至主机处理器、应用处理器或者独立装置。由于这一总线上的时钟信号传送和其他通信的原因可能出现的一个问题在于电磁干扰以及与系统的部件的干扰。更具体而言,电磁干扰(EMI)是由作为信号传输的结果发射的能量导致的。继而,可能由按照给定时钟频率以及这一频率的多个谐波发射能量的周期性信号(例如,时钟信号)的能量引起射频干扰(RFI),其可能导致与一个或多个RF电路(例如,平台的一个或多个无线电)的干扰。对EMI的一种解决方案是使用扩频时钟(SSC),从而使时钟信号在中心频率周围的小范围内的变化频率上生成。尽管这改善了EMI,但是其可能引起不希望出现的RFI的提高,这将导致对无线电性能的潜在损害。在很多平台中,系统设计者面临着过多的权衡,因而不能优化EMI或RFI,至少在不通过添加高成本电缆/屏蔽手段而提高系统成本和部件数量的情况下如此。附图说明图1是根据本专利技术的实施例的系统的方框图。图2是根据本专利技术的实施例的方法的流程图。图3是根据本专利技术的另一实施例的方法的流程图。图4示出了互连一组部件的点到点链路所构成的组织(fabric)的实施例。图5描绘了根据实施例的SoC设计的实施例。图6是根据本专利技术的实施例的系统的方框图。图7是根据本专利技术的实施例的IoT网络的方框图。具体实施方式在各种实施例中,提供了缓解电磁干扰(EMI)和射频干扰(RFI)两者的影响的技术,所述两种干扰是由沿总线结构(例如,多点分支总线)的时钟信号传送引起的。示例性总线可以包括多点分支总线,例如,根据即将到来的I3C技术规范的总线,但是本专利技术的范围不受此方面的限制。为了实现本文的优化技术,诸如主机控制器、总线主控器和/或主要主控器的主控器(master)可以提供一个或多个时钟信号的扩频时钟(SSC)和固定频率时钟之间的动态控制。更具体而言,该主机控制器可以包括或者可以设有有关耦接至总线的不同装置的时钟策略信息,使得贯穿操作的动态时钟控制可以至少部分地基于主机控制器当前正与之通信的给定装置的时钟策略而发生。应当理解,在很多情况下,这种动态控制可以是基于每一装置且在与该装置发生通信之时实施的,而在其他情况下可以基于多个装置的时钟策略来实现动态时钟控制,以实现对EMI和/或RFI的适当缓解。实施例适用于内部总线和外部总线,例如,外部连接器。SSC是一种调制技术,在所述技术中通过(例如)根据预定的一组不同周期值改变时钟信号的输出周期而以略微变化的频率输出时钟信号。这一时钟控制降低了信号的最大能量,但是其代价是提高了更宽带宽范围内的能量的量。换言之,SSC操作可以改善EMI噪声(通过降低信号幅度),从而将所述能量扩展到更大的带宽范围内,但是这样做可能对RFI造成负面影响。实施例可以用于动态并且灵活地控制时钟操作,使之遵循固定时钟控制和SSC控制的任一者以及/或者两者的结合。通过这种方式,可以通过如本文所述动态地控制时钟操作而避免“不全则无”的配置。注意,本文描述的EMI/RFI缓解技术可以是至少部分地基于在包括本文描述的总线的平台的设计活动期间确定的时钟策略信息实现的。更具体而言,所述平台的设计可以包括假定在考虑了装置类型的情况下考虑装置在总线上的放置(两者均涉及给定装置与主机控制器之间的距离)以及适当选择要相互靠近放置的装置。例如,可能希望某些可以得益于SSC时钟的装置在设计期间被定位到相对于RF电路(例如,无线电等)的安全距离上,使得这样装置的SSC时钟的影响使进入RF电路的RFI最小化。还是在设计活动期间,可以针对每一装置确立给定时钟策略,并将其存储为将在操作期间由所述平台使用的配置信息的部分。作为不同的示例,这种配置信息可以被实施到平台固件内、主机控制器固件内或者可在平台操作期间访问的另一非易失性存储器当中的存储器内。在实施例中,多点分支总线上的主机控制器(例如,总线主控器)可以被配置为在操作期间按照动态方式,例如,响应于接收到给定装置准备好与主机控制器通信的指示而访问这一时钟配置信息。这一主机控制器可以至少部分地基于其访问这样的配置信息,并且使所述主机控制器的时钟控制电路根据给定装置的时钟策略生成时钟信号。在本文描述的实施例中,这样的控制可以是选择固定时钟频率或者扩频时钟频率。此外,如本文所述,额外的平台元件可以与主机控制器通信,从而使主机控制器如本文所述动态地切换时钟控制操作。例如,一种示例性平台是物联网(IoT)网络,在所述网络中,多个装置可以经由总线以及无线地通信。作为一个示例,考虑IoT电器网络,例如,电冰箱或者其他包括多个传感器从而与传感器集线器或其他控制器通信的电器。这些传感器可以通过一条或多条多点分支总线耦接至传感器控制器。此外,所述传感器中的至少一些可以是无线发射和/或接收信息的无线传感器。此外,所述IoT电器网络可以进一步包括一个或多个其他无线电装置,从而以无线方式实现(例如)状态信息、故障信息等的无线电传输。出于这一目的,这样的IoT网络的主机处理器可以在确定给定无线电装置将要传输时将这件事指示给主机控制器,从而使主机控制器能够动态地以固定时钟频率控制时钟,从而降低RFI。注意,即使在传感器或者经由所述总线通信的其他装置总是处于连接状态,并且无线电装置可能只是偶尔连接的情况下,这样的操作可能发生在这种类型的系统当中。当然,在其他情况下,主机处理器可以向主机控制器发送控制信息,从而避免在这样的有限持续时长无线电通信期间在总线上进行任何通信。然而,更典型地,实施例可以用到这样的系统当中,即,耦接至总线的两装置以及一个或多个无线电装置(可以耦接至总线,也可以不耦接至总线)可以大致连续地工作,使得本文的控制技术可以贯穿系统的全部操作使用,从而根据本文描述的时钟控制策略实现动态时钟控制。现在参考图1,其示出了根据本专利技术的实施例的系统的方框图。如图1所示,系统100的部分包括经由多点分支总线130耦接至多个装置140A-140C的主机控制器110。各装置140(本文又称为“从装置”)可以具有不同的操作特性,而且可以具有不同的被添加到总线130上以及从总线130上去除的能力。所连接的/激活的装置140的不同组合可能影响对EMI和/或RFI的敏感度。如本文将描述的,至少在某些操作阶段内,主机控制器110可以被配置成总线主控器。注意,总线130被实施为双线总线,其中,单条串行线形成数据互连,另一单条串行线形成时钟互连。因此,可以按照(例如)双向方式发生数据和时钟通信。主机控制器110可以被配置为控制数据和时钟信号完整性,以及在所有装置都关闭时使用(例如)内部电流本文档来自技高网...

【技术保护点】
1.一种设备,包括:用于耦接至互连的主机控制器,多个装置能够耦接至所述互连,所述主机控制器包括:第一驱动器,所述第一驱动器用于将第一信息驱动到所述互连上;第一接收器,所述第一接收器用于经由所述互连接收来自所述多个装置中的至少一个装置的第二信息;以及时钟控制电路,所述时钟控制电路生成用于在所述互连上传输的时钟信号,所述时钟控制电路用于接收所述多个装置中的要被访问的下一装置的指示,并且至少部分地基于所述下一装置的所述指示动态地更新控制信号,从而使所传输的所述时钟信号在固定时钟频率和扩频时钟频率之间动态切换。

【技术特征摘要】
【国外来华专利技术】2016.12.01 US 15/366,0011.一种设备,包括:用于耦接至互连的主机控制器,多个装置能够耦接至所述互连,所述主机控制器包括:第一驱动器,所述第一驱动器用于将第一信息驱动到所述互连上;第一接收器,所述第一接收器用于经由所述互连接收来自所述多个装置中的至少一个装置的第二信息;以及时钟控制电路,所述时钟控制电路生成用于在所述互连上传输的时钟信号,所述时钟控制电路用于接收所述多个装置中的要被访问的下一装置的指示,并且至少部分地基于所述下一装置的所述指示动态地更新控制信号,从而使所传输的所述时钟信号在固定时钟频率和扩频时钟频率之间动态切换。2.根据权利要求1所述的设备,其中,所述主机控制器至少部分地基于与所述下一装置相关联的时钟策略根据具有所述固定时钟频率的所述时钟信号与所述下一装置进行通信。3.根据权利要求2所述的设备,其中,所述时钟控制电路访问与所述下一装置相关联的所述时钟策略,并且基于所述时钟策略更新所述控制信号。4.根据权利要求3所述的设备,其中,所述时钟策略指示在所述主机控制器和所述下一装置之间的通信期间所述主机控制器将传输具有所述固定时钟频率的所述时钟信号还是传输具有所述扩频时钟频率的所述时钟信号。5.根据权利要求1所述的设备,其中,当所述主机控制器控制所述互连时,所述时钟控制电路使得所传输的所述时钟信号被动态切换。6.根据权利要求1所述的设备,进一步包括用于存储时钟配置表格的存储器,所述时钟配置表格具有多个条目,每一条目与具有时钟策略的所述多个装置中的装置相关联。7.根据权利要求1所述的设备,其中,所述主机控制器包括处理电路,所述处理电路响应于所述下一装置有信息要发送给所述主机控制器这一指示而向所述时钟控制电路提供所述下一装置的指示。8.根据权利要求7所述的设备,其中,所述时钟控制电路用于接收来自所述处理电路的时钟控制命令,并且基于所述时钟控制命令动态更新所述控制信号,从而实现具有所述固定时钟频率和所述扩频时钟频率中的选定的一者的所述时钟信号的传输。9.根据权利要求1所述的设备,其中,当所述主机控制器与所述多个装置中的第一装置进行通信并且所述第一装置具有低于阈值速率的边沿速率时,所述时钟控制电路将传输具有所述固定时钟频率的所述时钟信号。10.根据权利要求1所述的设备,其中,当所述主机控制器与所述多个装置中的第二装置进行通信并且所述第二装置与无线电装置的距离小于阈值距离时,所述时钟控制电路将传输具有所述固定时钟频率的所述时钟信号。11.根据权利要求1所述的设备,其中,当所述主机控制器与所述多个装置中的第三装置进行通信并且所述第三装置经由电缆耦接至所述互连时,所述时钟控制电路将传输具有所述扩频时钟频率的所述时钟信号。12.根据权利要求1所述的设备,其中,所述时钟控制电路包括:第一时钟源,所述第一时钟源用于输出具有所述固定时钟频率的所述时钟信号;第二时钟源,所述第二时钟源用于输出具有所述扩频时钟频率的所述时钟信号;以及复用器,所述复用器用于耦接至所述第一时钟源和所述第二时钟源,并且输出具有所述固定时钟频率的所述时钟信号和具有所述扩频时钟频率的所述时钟信号中的选定的一者。13.根据权利要求12所述的设备,其中,所述时钟控制电路用于控制所述复用器,从而将所述输出从具有所述固定时钟频率的所述时钟信号动态切换至具有所述扩频时钟频率的所述时钟信号,且没有短时脉冲波干扰。14.根据权利要求1所述的设备,其中,所述第一驱动器用于将所述时钟信号嵌入到所述第一信息内。15.一种方法,包括:经由...

【专利技术属性】
技术研发人员:D·G·奎耶蒂A·K·斯里瓦斯塔瓦K·P·福斯特
申请(专利权)人:英特尔公司
类型:发明
国别省市:美国,US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1