The neural network structure of low-resolution cell images includes: the first layer and the second layer contain convolution and pooling operations, the convolution size is 3x3 and the pooling size is 2x2; the third and fourth layers contain convolution and pooling operations, the convolution size is 3x3 and the pooling size is 2x2; the fifth and sixth layers contain deconvolution operations and convolution operations, the convolution size is 3x3 and the deconvolution size is 2x2; Including anti-pooling and convolution operations, the convolution size is 3x3 and the anti-pooling size is 2x2; the eighth layer contains deconvolution operation and the convolution size is 1x1; The acceleration circuit for edge segmentation of low-resolution images is CPU connected with main memory unit, feature data reading unit, convolution core data reading unit, multiplication array unit, accumulation buffer unit, activation function operation unit, anti-pooling unit. Operating unit, pooling operation unit and path selection unit read the network structure parameters of main memory to configure the circuit as a whole. It has the characteristics of simple and efficient algorithm design and low power consumption for accelerating the operation of the circuit.
【技术实现步骤摘要】
一种低分辨率细胞图像的神经网络结构及加速电路
本专利技术属于图像边沿分割
,具体涉及一种低分辨率细胞图像的神经网络结构及加速电路。
技术介绍
随着人们生活水平的提高,大家对便携式健康保健设备的需求也越来越高.而目前的便携式健康检测设备上为了便携性,大量采用无透镜的采样技术,但是当前无透镜采样图像分辨率较低且容易出现衍射现象,直接进行处理造成检测的准确性较低。同时,便携设备的特性也要求耗电量必须采用低功耗技术,目前也没有比较好的针对低分辨率图像的神经网络低功耗设计结构。因此,本专利技术提出一种对低分辨率图像进行边沿分割加强的图像处理方法和专用的加速电路.该方法可以很好的降低便携式设备健康检测设备对图像采样的低分辨率和衍射效应对检测结果的不良影响,同时针对性的低功耗的电路设计方法也可以大幅提高便携设备的使用时间。
技术实现思路
为克服上述现有技术的不足,本专利技术的目的是提供一种低分辨率细胞图像的神经网络结构及加速电路,具有算法设计简单高效,加速电路运行功耗低的特点。为实现上述目的,本专利技术采用的技术方案是:一种低分辨率细胞图像的神经网络结构,包括:第一层包含卷积和池化运算,其中卷积尺寸为3x3,池化尺寸为2x2;第二层包含卷积和池化运算,其中卷积尺寸为3x3,池化尺寸为2x2;第三层包含卷积和池化运算,其中卷积尺寸为3x3,池化尺寸为2x2;第四层包含卷积和池化运算,其中卷积尺寸为3x3,池化尺寸为2x2;第五层包含反池化运算和卷积运算,其中卷积尺寸为3x3,反池化尺寸为2x2;第六层包含反池化运算和卷积运算,其中卷积尺寸为3x3,反池化尺寸为2x2;第 ...
【技术保护点】
1.低分辨率细胞图像的神经网络结构,其特征在于,包括:第一层包含卷积和池化运算,其中卷积尺寸为3x3,池化尺寸为2x2;第二层包含卷积和池化运算,其中卷积尺寸为3x3,池化尺寸为2x2;第三层包含卷积和池化运算,其中卷积尺寸为3x3,池化尺寸为2x2;第四层包含卷积和池化运算,其中卷积尺寸为3x3,池化尺寸为2x2;第五层包含反池化运算和卷积运算,其中卷积尺寸为3x3,反池化尺寸为2x2;第六层包含反池化运算和卷积运算,其中卷积尺寸为3x3,反池化尺寸为2x2;第七层包含反池化运算和卷积运算,其中卷积尺寸为3x3,反池化尺寸为2x2;第八层包含反卷积运算,其中卷积尺寸为1x1。
【技术特征摘要】
1.低分辨率细胞图像的神经网络结构,其特征在于,包括:第一层包含卷积和池化运算,其中卷积尺寸为3x3,池化尺寸为2x2;第二层包含卷积和池化运算,其中卷积尺寸为3x3,池化尺寸为2x2;第三层包含卷积和池化运算,其中卷积尺寸为3x3,池化尺寸为2x2;第四层包含卷积和池化运算,其中卷积尺寸为3x3,池化尺寸为2x2;第五层包含反池化运算和卷积运算,其中卷积尺寸为3x3,反池化尺寸为2x2;第六层包含反池化运算和卷积运算,其中卷积尺寸为3x3,反池化尺寸为2x2;第七层包含反池化运算和卷积运算,其中卷积尺寸为3x3,反池化尺寸为2x2;第八层包含反卷积运算,其中卷积尺寸为1x1。2.一种用于低分辨率细胞图像的神经网络结构的加速电路,其特征在于,包括有CPU(1),CPU(1)与主存单元(2)相连;主存单元的输出端与特征数据读取单元(3)、卷积核数据读取单元(4)相连;特征数据读取单元的输出端与乘加阵列单元(5)的输入端相连;卷积核数据读取单元的输出端与乘加阵列单元的输入端相连;乘加阵列单元的输出端与累加缓存单元(6)的输入端相连;累加缓存单元的输出端与激活函数运算单元(7)的输入端相连;激活函数运算单元的输出端分别与反池化运算单元(8)的输入端、池化运算单元(9)的输入端相连;反池化运算单元的输出端与通路选择单元(10)的输入端相连;池化运算单元的输出端与通路选择单元的输入端相连;通路选择单元的输出端与主存单元的输入端相连。3.根据权利要求2所述的一种用于低分辨率细胞图像的神经网络结构的加速电路,其特征在于,所述的乘加阵列单元(5)包括非零判断单元(11),非零判断单元与逻辑电路(12)相连;逻辑电路(12)分别与非零统计单元(13)、分配单元(14)、通路开关(15)相连;非零统计单元(13)通过门控时钟控制单元(16)与数组乘加阵列组(17)的时钟输入端相连;数组乘加阵列组(17)的数据输入端与分配单元(14)的输出端相连;乘加阵列组(17)的输出端与累加缓存单元(18)的输入端相连;累加缓存单元(18)的序号输入端还与分配单元(14)的序号输出端相连;通路开关(15)的输出端与分配单元(14)的输入端相连;通路开关(15)的输入端与输入特征数据相连。4.根据权利要求2所述的一种用于低分辨率图像边沿分割方法的加速电路,其特征在于,所述的乘加阵列组不少于4组,分别为乘加阵列组一(17)、乘加阵列组二(19)、乘加阵列组三(20)、乘加阵列组四(21);乘加阵列组一由时钟组一(22)和四个加乘器(23)组成;乘加阵列组一与乘加阵列组二、乘加阵列组三、乘加阵列组四的结构相同。5.根据权利要求2所述的一种用于低分辨率细胞图像的神经网络结构的加速电路,其特征在于,主存单元负责存储网络结构参数和配置,供CPU读取进行配置,同时也对每个神经网络层运算的中间数据进行存储;特征数据读取单元对网络层输入的特征数据进行读取,并将特征数据送往乘加阵列单元;卷积核数据读取单元对网络层输入的卷积核数据进行读取,并将读取的数据包送往乘加阵列单元;乘加阵列单元负责对卷积核数据与特征数据进行乘加运算,获得乘加结果,并将...
【专利技术属性】
技术研发人员:余宁梅,田典,王永超,
申请(专利权)人:西安理工大学,
类型:发明
国别省市:陕西,61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。