一种低分辨率细胞图像的神经网络结构及加速电路制造技术

技术编号:21363899 阅读:35 留言:0更新日期:2019-06-15 09:51
低分辨率细胞图像的神经网络结构,包括:第一层、第二层包含卷积和池化运算,卷积尺寸为3x3,池化尺寸为2x2;第三层、第四层包含卷积和池化运算,卷积尺寸为3x3,池化尺寸为2x2;第五层、第六层包含反池化运算和卷积运算,卷积尺寸为3x3,反池化尺寸为2x2;第七层包含反池化运算和卷积运算,卷积尺寸为3x3,反池化尺寸为2x2;第八层包含反卷积运算,卷积尺寸为1x1;用于低分辨率图像边沿分割方法的加速电路,CPU连接主存单元、特征数据读取单元、卷积核数据读取单元、乘加阵列单元、累加缓存单元、激活函数运算单元、反池化运算单元、池化运算单元、通路选择单元,读取主存储器的网络结构参数对电路进行总体配置;具有算法设计简单高效,加速电路运行功耗低的特点。

A Neural Network Structure and Acceleration Circuit for Low Resolution Cell Images

The neural network structure of low-resolution cell images includes: the first layer and the second layer contain convolution and pooling operations, the convolution size is 3x3 and the pooling size is 2x2; the third and fourth layers contain convolution and pooling operations, the convolution size is 3x3 and the pooling size is 2x2; the fifth and sixth layers contain deconvolution operations and convolution operations, the convolution size is 3x3 and the deconvolution size is 2x2; Including anti-pooling and convolution operations, the convolution size is 3x3 and the anti-pooling size is 2x2; the eighth layer contains deconvolution operation and the convolution size is 1x1; The acceleration circuit for edge segmentation of low-resolution images is CPU connected with main memory unit, feature data reading unit, convolution core data reading unit, multiplication array unit, accumulation buffer unit, activation function operation unit, anti-pooling unit. Operating unit, pooling operation unit and path selection unit read the network structure parameters of main memory to configure the circuit as a whole. It has the characteristics of simple and efficient algorithm design and low power consumption for accelerating the operation of the circuit.

【技术实现步骤摘要】
一种低分辨率细胞图像的神经网络结构及加速电路
本专利技术属于图像边沿分割
,具体涉及一种低分辨率细胞图像的神经网络结构及加速电路。
技术介绍
随着人们生活水平的提高,大家对便携式健康保健设备的需求也越来越高.而目前的便携式健康检测设备上为了便携性,大量采用无透镜的采样技术,但是当前无透镜采样图像分辨率较低且容易出现衍射现象,直接进行处理造成检测的准确性较低。同时,便携设备的特性也要求耗电量必须采用低功耗技术,目前也没有比较好的针对低分辨率图像的神经网络低功耗设计结构。因此,本专利技术提出一种对低分辨率图像进行边沿分割加强的图像处理方法和专用的加速电路.该方法可以很好的降低便携式设备健康检测设备对图像采样的低分辨率和衍射效应对检测结果的不良影响,同时针对性的低功耗的电路设计方法也可以大幅提高便携设备的使用时间。
技术实现思路
为克服上述现有技术的不足,本专利技术的目的是提供一种低分辨率细胞图像的神经网络结构及加速电路,具有算法设计简单高效,加速电路运行功耗低的特点。为实现上述目的,本专利技术采用的技术方案是:一种低分辨率细胞图像的神经网络结构,包括:第一层包含卷积和池化运算,其中卷积尺寸为3x3,池化尺寸为2x2;第二层包含卷积和池化运算,其中卷积尺寸为3x3,池化尺寸为2x2;第三层包含卷积和池化运算,其中卷积尺寸为3x3,池化尺寸为2x2;第四层包含卷积和池化运算,其中卷积尺寸为3x3,池化尺寸为2x2;第五层包含反池化运算和卷积运算,其中卷积尺寸为3x3,反池化尺寸为2x2;第六层包含反池化运算和卷积运算,其中卷积尺寸为3x3,反池化尺寸为2x2;第七层包含反池化运算和卷积运算,其中卷积尺寸为3x3,反池化尺寸为2x2;第八层包含反卷积运算,其中卷积尺寸为1x1。一种用于低分辨率细胞图像的神经网络结构的加速电路,包括有CPU1,CPU1与主存单元相连;主存单元的输出端与特征数据读取单元、卷积核数据读取单元相连;特征数据读取单元的输出端与乘加阵列单元的输入端相连;卷积核数据读取单元的输出端与乘加阵列单元的输入端相连;乘加阵列单元的输出端与累加缓存单元的输入端相连;累加缓存单元的输出端与激活函数运算单元的输入端相连;激活函数运算单元的输出端分别与反池化运算单元的输入端、池化运算单元的输入端相连;反池化运算单元的输出端与通路选择单元的输入端相连;池化运算单元的输出端与通路选择单元的输入端相连;通路选择单元的输出端与主存单元的输入端相连;主存单元负责存储网络结构参数和配置,供CPU读取进行配置,同时也对每个神经网络层运算的中间数据进行存储;特征数据读取单元对网络层输入的特征数据进行读取,并将特征数据送往乘加阵列单元;卷积核数据读取单元对网络层输入的卷积核数据进行读取,并将读取的数据包送往乘加阵列单元;乘加阵列单元负责对卷积核数据与特征数据进行乘加运算,获得乘加结果,并将乘加结果送往累加缓存单元;累加缓存单元对乘加结果进行累加,在接收乘加阵列单元输出的乘加结果后,根据非零数据规整单元送来的非零数据序号信息重新将乘加结果恢复为原始的特征数据矩阵位置后进行累加存储,从而完成卷积运算,输出卷积结果到激活函数运算单元,通过乘加阵列单元和累加缓存单元可以完成算法中的卷积运算;激活函数运算单元对卷积结果进行激活运算,并将激活运算结果分别送往池化运算单元和反池化运算单元;池化运算单元对数据进行池化运算,并将结果输出到通路选择单元;反池化运算单元对数据进行反池化运算,获得反池化运算结果;并将结果输出到通路选择单元;通路选择单元根据配置选通池化运算单元或反池化运算单元,然后将运算结果的结果数据送往主存单元完成回写操作,从而完成一个网络层的运算;CPU连接到主存单元、特征数据读取单元、卷积核数据读取单元、乘加阵列单元、累加缓存单元、激活函数运算单元、反池化运算单元、池化运算单元、通路选择单元,读取主存储器的网络结构参数对电路进行总体配置,同时还负责完成merge操作。所述的乘加阵列单元5包括非零判断单元,非零判断单元与逻辑电路相连;逻辑电路分别与非零统计单元、分配单元、通路开关相连;非零统计单元通过门控时钟控制单元与数组乘加阵列组的时钟输入端相连;数组乘加阵列组的数据输入端与分配单元的输出端相连;乘加阵列组的输出端与累加缓存单元的输入端相连;累加缓存单元的序号输入端还与分配单元的序号输出端相连;通路开关的输出端与分配单元的输入端相连;通路开关的输入端与输入特征数据相连。所述的乘加阵列组不少于4组,分别为乘加阵列组一、乘加阵列组二、乘加阵列组三、乘加阵列组四;乘加阵列组一由时钟组一和四个加乘器组成;乘加阵列组一与乘加阵列组二、乘加阵列组三、乘加阵列组四的结构相同。所述的乘加阵列单元的两个非零判断单元分别负责对特征数据和卷积核中的数据进行非零判断,如果数据为零,则输出高有效信号到逻辑电路;所述的逻辑电路负责对两个非零判断单元的判断结果进行逻辑操作,将运算结果送往非零统计单元和通路开关和分配单元.因为零乘以任何数都为零,所以只要待相乘的两个数中任何一个为零则运算结果必然为零,所以在此使用了或操作.所述的非零统计单元负责对逻辑电路输出的特征数据和卷积核数据都非零的操作数进行统计,并将统计数据送往门控时钟单元;所述的通路开关负责根逻辑电路输出的判断结果,在特征数据和卷积核数据都非零时将数据送往分配单元.在有零时,不将数据送往分配单元.所述的分配单元根据通路开关送来的数据,依次送往每个乘加阵列组,比如先送组1的4个乘加器,然后再是组2的4个乘加器,直到送满整个乘加阵列;同时并将该非零数据在特征数据流中的序号送往非零数据序号存储单元;而从实现了将整个序列中的非零数据重新整齐排列到规整缓存单元中,并将这些非零数据的序号送往累加缓存单元以方便累加时还原矩阵位置;所述的门控时钟控制单元根据非零数据个数和乘加阵列的每个门控时钟控制的乘加器组中乘加器的个数,来决定打开几个乘加器组的时钟,以4组乘加器组,每个门控时钟组又中包含4组乘加器为例,最大同时运行4x4个数据的乘加运算,如果非零个数为13~16个,则全部乘加器组时钟打开,如果非零个数为9~12个,则乘加器组123时钟打开,组4关闭,如果非零个数为5~8个,则乘加器组1和2时钟打开,组3和组4关闭,如果非零个数为1~4个,则乘加器组1时钟打开,组2和组3和组4关闭.所述的门控时钟控制单元负责控制每个乘加阵列组的时钟开关。所述的乘加阵列单元负责对特征数据和卷积核数据进行卷积运算操作,并将运算结果送往累加缓存单元,其具体结构由多个乘加器组单元组成。用神经网络结构和加速电路分割低分辨率细胞边沿的方法,包括以下步骤:步骤1,原始图像采样,通过物面信息获得衍射图像中任意一点的(x,y)坐标值,坐标就是该点在图像中的行数和列数;步骤2,使用无透镜系统采集的细胞图像建立模型,在采集系统的测量参数z和蓝光波长的范围内调节参数,使得图像可以从全息面回到微流控通道的物体面,获得采集系统的衍射恢复传递函数的准确参数;步骤3,通过传递函数获得物面信息全息像中的每点像素值,具体做法是:用CMOS摄像头对物面信息图像进行采集,从采集后得到的图像可得到物面信息全息像中的每点像素值;步骤4,逆向思维的方法,对于低分辩图像经过加衍本文档来自技高网...

【技术保护点】
1.低分辨率细胞图像的神经网络结构,其特征在于,包括:第一层包含卷积和池化运算,其中卷积尺寸为3x3,池化尺寸为2x2;第二层包含卷积和池化运算,其中卷积尺寸为3x3,池化尺寸为2x2;第三层包含卷积和池化运算,其中卷积尺寸为3x3,池化尺寸为2x2;第四层包含卷积和池化运算,其中卷积尺寸为3x3,池化尺寸为2x2;第五层包含反池化运算和卷积运算,其中卷积尺寸为3x3,反池化尺寸为2x2;第六层包含反池化运算和卷积运算,其中卷积尺寸为3x3,反池化尺寸为2x2;第七层包含反池化运算和卷积运算,其中卷积尺寸为3x3,反池化尺寸为2x2;第八层包含反卷积运算,其中卷积尺寸为1x1。

【技术特征摘要】
1.低分辨率细胞图像的神经网络结构,其特征在于,包括:第一层包含卷积和池化运算,其中卷积尺寸为3x3,池化尺寸为2x2;第二层包含卷积和池化运算,其中卷积尺寸为3x3,池化尺寸为2x2;第三层包含卷积和池化运算,其中卷积尺寸为3x3,池化尺寸为2x2;第四层包含卷积和池化运算,其中卷积尺寸为3x3,池化尺寸为2x2;第五层包含反池化运算和卷积运算,其中卷积尺寸为3x3,反池化尺寸为2x2;第六层包含反池化运算和卷积运算,其中卷积尺寸为3x3,反池化尺寸为2x2;第七层包含反池化运算和卷积运算,其中卷积尺寸为3x3,反池化尺寸为2x2;第八层包含反卷积运算,其中卷积尺寸为1x1。2.一种用于低分辨率细胞图像的神经网络结构的加速电路,其特征在于,包括有CPU(1),CPU(1)与主存单元(2)相连;主存单元的输出端与特征数据读取单元(3)、卷积核数据读取单元(4)相连;特征数据读取单元的输出端与乘加阵列单元(5)的输入端相连;卷积核数据读取单元的输出端与乘加阵列单元的输入端相连;乘加阵列单元的输出端与累加缓存单元(6)的输入端相连;累加缓存单元的输出端与激活函数运算单元(7)的输入端相连;激活函数运算单元的输出端分别与反池化运算单元(8)的输入端、池化运算单元(9)的输入端相连;反池化运算单元的输出端与通路选择单元(10)的输入端相连;池化运算单元的输出端与通路选择单元的输入端相连;通路选择单元的输出端与主存单元的输入端相连。3.根据权利要求2所述的一种用于低分辨率细胞图像的神经网络结构的加速电路,其特征在于,所述的乘加阵列单元(5)包括非零判断单元(11),非零判断单元与逻辑电路(12)相连;逻辑电路(12)分别与非零统计单元(13)、分配单元(14)、通路开关(15)相连;非零统计单元(13)通过门控时钟控制单元(16)与数组乘加阵列组(17)的时钟输入端相连;数组乘加阵列组(17)的数据输入端与分配单元(14)的输出端相连;乘加阵列组(17)的输出端与累加缓存单元(18)的输入端相连;累加缓存单元(18)的序号输入端还与分配单元(14)的序号输出端相连;通路开关(15)的输出端与分配单元(14)的输入端相连;通路开关(15)的输入端与输入特征数据相连。4.根据权利要求2所述的一种用于低分辨率图像边沿分割方法的加速电路,其特征在于,所述的乘加阵列组不少于4组,分别为乘加阵列组一(17)、乘加阵列组二(19)、乘加阵列组三(20)、乘加阵列组四(21);乘加阵列组一由时钟组一(22)和四个加乘器(23)组成;乘加阵列组一与乘加阵列组二、乘加阵列组三、乘加阵列组四的结构相同。5.根据权利要求2所述的一种用于低分辨率细胞图像的神经网络结构的加速电路,其特征在于,主存单元负责存储网络结构参数和配置,供CPU读取进行配置,同时也对每个神经网络层运算的中间数据进行存储;特征数据读取单元对网络层输入的特征数据进行读取,并将特征数据送往乘加阵列单元;卷积核数据读取单元对网络层输入的卷积核数据进行读取,并将读取的数据包送往乘加阵列单元;乘加阵列单元负责对卷积核数据与特征数据进行乘加运算,获得乘加结果,并将...

【专利技术属性】
技术研发人员:余宁梅田典王永超
申请(专利权)人:西安理工大学
类型:发明
国别省市:陕西,61

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1