移位寄存器、栅极驱动电路和显示装置制造方法及图纸

技术编号:21345738 阅读:39 留言:0更新日期:2019-06-13 23:18
本公开提供了一种移位寄存器,该移位寄存器包括:预充电模块,用于在预充电阶段,对上拉节点进行充电;上拉模块,用于在输出阶段,将时钟信号端输出的时钟信号传输至第一输出端和第二输出端;复位模块,用于在复位阶段,将第一电源和上拉节点连通,以对上拉节点进行复位;下拉控制模块,用于在降噪阶段,在第二电源输出的第二电源信号的控制下,将第二电源信号写入第一下拉节点;降噪模块,用于在降噪阶段,在第一下拉节点输出的第二电源信号的控制下,将第三电源输出的第三电源信号写入上拉节点,以使上拉模块在降噪阶段,在上拉节点输出的第三电源信号的控制下不工作。本公开还提供了栅极驱动电路和显示装置。

【技术实现步骤摘要】
移位寄存器、栅极驱动电路和显示装置
本公开实施例涉及显示
,特别涉及一种移位寄存器、栅极驱动电路和显示装置。
技术介绍
液晶显示面板在显示过程中,栅极驱动电路用于产生像素的栅极扫描电压,通过栅极驱动电路输出栅极扫描信号,逐行扫描各行像素。其中,阵列基板栅极驱动(GateDriverOnArray,简称:GOA)是一种将栅极驱动电路集成于TFT基板上的技术,每个GOA单元作为一个移位寄存器将扫描信号依次传递给下一GOA单元,逐行开启每行像素对应的TFT开关,完成像素单元的数据信号输入。
技术实现思路
本公开实施例提供一种移位寄存器、栅极驱动电路和显示装置。第一方面,本公开实施例提供一种移位寄存器,该移位寄存器包括:预充电模块,其与信号输入端和上拉节点连接,用于在预充电阶段,在信号输入端输出的输入信号的控制下,对所述上拉节点进行充电;上拉模块,其与所述上拉节点、时钟信号端、第一输出端和第二输出端连接,用于在输出阶段,在所述上拉节点输出的电压的控制下,将所述时钟信号端输出的时钟信号传输至所述第一输出端和所述第二输出端;复位模块,其与复位信号端、第一电源和所述上拉节点连接,用于在复位阶段,在所述复位信号端输出的复位信号的控制下,将所述第一电源和所述上拉节点连通,以对所述上拉节点进行复位;下拉控制模块,其与第二电源和第一下拉节点连接,用于在降噪阶段,在所述第二电源输出的第二电源信号的控制下,将所述第二电源信号写入所述第一下拉节点;降噪模块,其与所述上拉节点、所述第一下拉节点和第三电源连接,用于在降噪阶段,在所述第一下拉节点输出的第二电源信号的控制下,将第三电源输出的第三电源信号写入所述上拉节点,以使所述上拉模块在降噪阶段,在所述上拉节点输出的第三电源信号的控制下不工作。在一些实施例中,所述预充电模块包括第一晶体管,所述第一晶体管的第一极和控制极均连接至所述信号输入端,所述第一晶体管的第二极连接至所述上拉节点。在一些实施例中,所述复位模块包括第二晶体管,所述第二晶体管的控制极连接至所述复位信号端,所述第二晶体管的第一极连接至所述上拉节点,所述第二晶体管的第二极连接至所述第一电源。在一些实施例中,所述上拉模块包括第三晶体管、第十五晶体管和电容;所述第三晶体管的第一极连接至所述时钟信号端,所述第三晶体管的第二极连接至所述第二输出端,所述第三晶体管的控制极连接至所述上拉节点;所述第十五晶体管的第一极连接至所述时钟信号端,所述第十五晶体管的第二极连接至所述第一输出端,所述第十五晶体管的控制极连接至所述上拉节点;所述电容的第一端连接至所述上拉节点,所述电容的第二端连接至所述第二输出端。在一些实施例中,所述降噪模块包括第十六晶体管,所述第十六晶体管的第一极与所述第三电源连接,所述第十六晶体管的第二极与所述上拉节点连接,所述第十六晶体管的控制极与所述第一下拉节点连接。在一些实施例中,所述降噪模块还与所述第一电源、所述第一输出端、所述第二输出端和第四电源连接;所述降噪模块还用于在降噪阶段,在所述第一下拉节点输出的第二电源信号的控制下,将所述第一电源输出的第一电源信号写入所述上拉节点和所述第一输出端,将所述第四电源输出的第四电源信号写入所述第二输出端。在一些实施例中,所述降噪模块还包括第十晶体管、第十二晶体管和第十三晶体管;所述第十晶体管的第一极连接至所述上拉节点,所述第十晶体管的第二极连接至所述第一电源,所述第十晶体管的控制极连接至所述第一下拉节点;所述第十二晶体管的第一极连接至所述第一输出端,所述第十二晶体管的第二极连接至所述第一电源,所述第十二晶体管的控制极连接至所述第一下拉节点;所述第十三晶体管的第一极连接至所述第二输出端,所述第十三晶体管的第二极连接至所述第四电源,所述第十三晶体管的控制极连接至所述第一下拉节点。在一些实施例中,该移位寄存器还包括:下拉模块,其与所述上拉节点、所述第一电源、所述第一下拉节点和第二下拉节点连接,用于在输出阶段,在所述上拉节点输出的电压的控制下,将所述第一电源输出的第一电源信号写入所述第一下拉节点和所述第二下拉节点。在一些实施例中,所述下拉模块包括第六晶体管和第八晶体管;所述第六晶体管的第一极连接至所述第一下拉节点,所述第六晶体管的第二极连接至所述第一电源,所述第六晶体管的控制极连接至所述上拉节点;所述第八晶体管的第一极连接至所述第二下拉节点,所述第八晶体管的第二极连接至所述第一电源,所述第八晶体管的控制极连接至所述上拉节点。在一些实施例中,所述下拉控制模块还与第二下拉节点连接,所述下拉控制模块包括第五晶体管和第九晶体管;所述第五晶体管的第一极连接至所述第一下拉节点,所述第五晶体管的第二极连接至所述第二电源,所述第五晶体管的控制极连接至所述第二下拉节点;所述第九晶体管的第一极和控制极分别连接至所述第二电源,所述第九晶体管的第二极连接至所述第二下拉节点。第二方面,本公开实施例还提供一种栅极驱动电路,该栅极驱动电路包括:m个级联的上述的移位寄存器,除前三级移位寄存器以外,第n级移位寄存器的信号输入端与第n-3级的移位寄存器的第一输出端连接,其中,m大于等于4,n大于3且小于等于m。第三方面,本公开实施例还提供一种显示装置,该显示装置包括上述的栅极驱动电路。附图说明图1为本公开实施例提供的一种移位寄存器的结构示意图;图2为本公开实施例所提供的移位寄存器的一种具体实现方式的示意图;图3为图2中的移位寄存器的一种工作时序图。具体实施方式为使本领域的技术人员更好地理解本公开的技术方案,下面结合附图对本公开提供的移位寄存器、栅极驱动电路和显示装置进行详细描述。图1为本公开实施例提供的一种移位寄存器的结构示意图,如图1所示,该移位寄存器包括:预充电模块1、上拉模块2、复位模块3、下拉控制模块4和降噪模块5。其中,预充电模块1与信号输入端INPUT和上拉节点PU连接,用于在预充电阶段,在信号输入端INPUT输出的输入信号的控制下,对上拉节点PU进行充电。上拉模块2与上拉节点PU、时钟信号端CLK、第一输出端OC和第二输出端OUTPUT连接,用于在输出阶段,在上拉节点PU输出的电压的控制下,将时钟信号端CLK输出的时钟信号传输至第一输出端OC和第二输出端OUTPUT。复位模块3与复位信号端Reset、第一电源G1和上拉节点PU连接,用于在复位阶段,在复位信号端Reset输出的复位信号的控制下,将第一电源G1和上拉节点PU连通,以对上拉节点PU进行复位。下拉控制模块4与第二电源G2和第一下拉节点PD连接,用于在降噪阶段,在第二电源G2输出的第二电源信号VGH的控制下,将第二电源信号VGH写入第一下拉节点PD。降噪模块5与上拉节点PU、第一下拉节点PD和第三电源G3连接,用于在降噪阶段,在第一下拉节点PD输出的第二电源信号的控制下,将第三电源G3输出的第三电源信号VGN写入上拉节点PU,以使上拉模块2在降噪阶段,在上拉节点PU输出的第三电源信号VGN的控制下不工作。在本公开实施例中,第一输出端用于级联其他移位寄存器的信号输入端,以构成栅极驱动电路,第二输出端用于与显示装置的栅极扫描线连接,以传输栅极驱动信号。通过设置第一输出端和第二输出端,使得像素与栅极驱动电路分离,降低了栅极驱动电路的每个输出端所对本文档来自技高网...

【技术保护点】
1.一种移位寄存器,其特征在于,包括:预充电模块,其与信号输入端和上拉节点连接,用于在预充电阶段,在信号输入端输出的输入信号的控制下,对所述上拉节点进行充电;上拉模块,其与所述上拉节点、时钟信号端、第一输出端和第二输出端连接,用于在输出阶段,在所述上拉节点输出的电压的控制下,将所述时钟信号端输出的时钟信号传输至所述第一输出端和所述第二输出端;复位模块,其与复位信号端、第一电源和所述上拉节点连接,用于在复位阶段,在所述复位信号端输出的复位信号的控制下,将所述第一电源和所述上拉节点连通,以对所述上拉节点进行复位;下拉控制模块,其与第二电源和第一下拉节点连接,用于在降噪阶段,在所述第二电源输出的第二电源信号的控制下,将所述第二电源信号写入所述第一下拉节点;降噪模块,其与所述上拉节点、所述第一下拉节点和第三电源连接,用于在降噪阶段,在所述第一下拉节点输出的第二电源信号的控制下,将第三电源输出的第三电源信号写入所述上拉节点,以使所述上拉模块在降噪阶段,在所述上拉节点输出的第三电源信号的控制下不工作。

【技术特征摘要】
1.一种移位寄存器,其特征在于,包括:预充电模块,其与信号输入端和上拉节点连接,用于在预充电阶段,在信号输入端输出的输入信号的控制下,对所述上拉节点进行充电;上拉模块,其与所述上拉节点、时钟信号端、第一输出端和第二输出端连接,用于在输出阶段,在所述上拉节点输出的电压的控制下,将所述时钟信号端输出的时钟信号传输至所述第一输出端和所述第二输出端;复位模块,其与复位信号端、第一电源和所述上拉节点连接,用于在复位阶段,在所述复位信号端输出的复位信号的控制下,将所述第一电源和所述上拉节点连通,以对所述上拉节点进行复位;下拉控制模块,其与第二电源和第一下拉节点连接,用于在降噪阶段,在所述第二电源输出的第二电源信号的控制下,将所述第二电源信号写入所述第一下拉节点;降噪模块,其与所述上拉节点、所述第一下拉节点和第三电源连接,用于在降噪阶段,在所述第一下拉节点输出的第二电源信号的控制下,将第三电源输出的第三电源信号写入所述上拉节点,以使所述上拉模块在降噪阶段,在所述上拉节点输出的第三电源信号的控制下不工作。2.根据权利要求1所述的移位寄存器,其特征在于,所述预充电模块包括第一晶体管,所述第一晶体管的第一极和控制极均连接至所述信号输入端,所述第一晶体管的第二极连接至所述上拉节点。3.根据权利要求1所述的移位寄存器,其特征在于,所述复位模块包括第二晶体管,所述第二晶体管的控制极连接至所述复位信号端,所述第二晶体管的第一极连接至所述上拉节点,所述第二晶体管的第二极连接至所述第一电源。4.根据权利要求1所述的移位寄存器,其特征在于,所述上拉模块包括第三晶体管、第十五晶体管和电容;所述第三晶体管的第一极连接至所述时钟信号端,所述第三晶体管的第二极连接至所述第二输出端,所述第三晶体管的控制极连接至所述上拉节点;所述第十五晶体管的第一极连接至所述时钟信号端,所述第十五晶体管的第二极连接至所述第一输出端,所述第十五晶体管的控制极连接至所述上拉节点;所述电容的第一端连接至所述上拉节点,所述电容的第二端连接至所述第二输出端。5.根据权利要求1所述的移位寄存器,其特征在于,所述降噪模块包括第十六晶体管,所述第十六晶体管的第一极与所述第三电源连接,所述第十六晶体管的第二极与所述上拉节点连接,所述第十六晶体管的控制极与所述第一下拉节点连接。6.根据权利要求5所述的移位寄存器,其特征在于,所述降噪模块还与所述第一电源、所述...

【专利技术属性】
技术研发人员:曹诚英谢勇贤牟广营蒋学兵
申请(专利权)人:合肥鑫晟光电科技有限公司京东方科技集团股份有限公司
类型:发明
国别省市:安徽,34

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1