一种基于含零点的一阶滤波器的锁相环方法技术

本发明专利技术公开了一种基于含零点的一阶滤波器的锁相环方法，其在鉴相环节构建滤波通道和正交信号发生器，通过正交信号发生器将输入电压改变成相位相差90°的两个正弦信号，通过对低通滤波器引入控制放大信号Kn，使得调节相位检测器的动态性能，锁相环和鉴相器达到时域稳态。本发明专利技术可以降低锁相器响应时间，提高系统的可靠性，减少干扰，增强锁相精度。

A Phase-Locked Loop Method Based on First-Order Filter with Zero Points

The invention discloses a phase-locked loop method based on a first-order filter with zeros, which constructs a filter channel and an orthogonal signal generator in the phase detection link. The input voltage is changed into two sinusoidal signals with phase difference of 90 degrees by the orthogonal signal generator, and the control amplification signal Kn is introduced into the low-pass filter to adjust the dynamic performance of the phase detector, the phase-locked loop and the phase detection. The device achieves steady state in time domain. The invention can reduce the response time of the phase locked device, improve the reliability of the system, reduce interference and enhance the phase locked precision.

【技术实现步骤摘要】
一种基于含零点的一阶滤波器的锁相环方法
本专利技术涉及数字滤波
，具体是指一种基于含零点的一阶滤波器的锁相环方法。
技术介绍
锁相环是并网逆变器系统中的重要环节之一，其性能优劣直接影响并网电流的控制效果。基于单同步坐标系的SRF-PLL是目前广泛采用的线性闭环PLL。在电网电压理想状态下，SRF-PLL具有良好的动态性能与稳态精度。但是电网电压往往是非理想的，存在频率波动、三相不对称与电压畸变等电能质量问题。基波负序与谐波信号在同步参考坐标下表现为低频交流信号，使锁相环输出频率呈现振荡状态，影响锁相输出性能，甚至可能导致锁相环无法正常工作。传统的SRF-PLL针对基波正序分量进行锁相。坐标变换相当于鉴相器(PhaseDetector,PD)，环路滤波器(LoopFilter,LF)一般采用PI控制器，积分环节相当于压控振荡器(VoltageControlledOscillator,VCO)。当电网电压处于非理想状态时，传统的SRF-PLL输出将出现2倍频分量与高次谐波，严重干扰锁相精度，不利于后续控制系统运行。
技术实现思路
本专利技术的目的就是为了解决上述问题，提供一种基于含零点的一阶滤波器的锁相环方法，其具有增大锁相精度，提高稳态性能，高可靠性等特点。本专利技术为实现以上目的，采用如下方案：一种基于含零点的一阶滤波器的锁相环方法，在鉴相环节构建滤波通道和正交信号发生器，所述方法的具体过程如下：步骤一：电网电压V输入到正交信号发生器，正交信号发生器输出相位相差90°的两个正弦信号Vα(s)和Vβ(s)，所述正弦信号Vα(s)和Vβ(s)按照如下传输函数执行：Vα(s)＝V(s)(1)然后同时执行步骤二和步骤三；步骤二：在锁相环的输入端输入信号V(t)＝sin(ωt+φ)，所述输入信号V(t)的基频ω与锁相环的预估频率匹配，此时信号Vβ(s)执行以下稳态方程：步骤三：所述正弦信号Vα(s)与Vβ(s)有相同的振幅和频率，所述正弦信号Vβ(s)的相位落后正弦信号Vα(s)的相位，相位差为π/2，此时通过控制放大信号Kn值，将放大信号Kn输入低通滤波器，调节相位检测器的动态性能，锁相环和鉴相器达到时域稳态。优选的，所述控制放大信号Kn值为0.5时，响应时间ts为20ms。优选的，所述控制放大信号Kn值为1时，响应时间ts为10ms。优选的，所述控制放大信号Kn值为2时，响应时间ts为5ms。本专利技术的有益效果是：1、可以调节相位检测器的动态性能。2、提高电网系统的运行稳定性。3、减少干扰，提高锁相精度附图说明图1与图3为本专利技术时域稳态框图；图2为本专利技术动态分析曲线图具体实施方式下面结合本专利技术实施例中的附图，来进一步说明本专利技术的技术方案。一种基于含零点的一阶滤波器的锁相环方法，在鉴相环节构建滤波通道和正交信号发生器，所述方法的具体过程如下：步骤一：电网电压V输入到正交信号发生器，正交信号发生器输出相位相差90°的两个正弦信号Vα(s)和Vβ(s)，所述正弦信号Vα(s)和Vβ(s)按照如下传输函数执行：Vα(s)＝V(s)(1)然后同时执行步骤二和步骤三；步骤二：在锁相环的输入端输入信号V(t)＝sin(ωt+φ)，所述输入信号V(t)的基频ω与锁相环的预估频率匹配，此时信号Vβ(s)执行以下稳态方程：步骤三：所述正弦信号Vα(s)与Vβ(s)有相同的振幅和频率，所述正弦信号Vβ(s)的相位落后正弦信号Vα(s)的相位，相位差为π/2，此时通过控制放大信号Kn值，将放大信号Kn输入低通滤波器，调节相位检测器的动态性能，锁相环和鉴相器达到时域稳态。实施例：本专利技术应用于电网系统中时，在鉴相环节构建滤波通道和正交信号发生器，本专利技术工作的具体过程如下：步骤一：电网电压V输入到正交信号发生器，正交信号发生器输出相位相差90°的两个正弦信号Vα(s)和Vβ(s)，所述正弦信号Vα(s)和Vβ(s)按照如下传输函数执行：Vα(s)＝V(s)(1)然后同时执行步骤二和步骤三；步骤二：在锁相环的输入端输入信号V(t)＝sin(ωt+φ)，所述输入信号V(t)的基频ω与锁相环的预估频率匹配，此时信号Vβ(s)执行以下稳态方程：步骤三：所述正弦信号Vα(s)与Vβ(s)有相同的振幅和频率，所述正弦信号Vβ(s)的相位落后正弦信号Vα(s)的相位，相位差为π/2，此时通过控制放大信号Kn值，将放大信号Kn输入低通滤波器，调节相位检测器的动态性能，锁相环和鉴相器达到时域稳态，如图1所示。当Kn＝0.5时，ωff＝2π50rad/s，可得出响应时间ts＝20ms，鉴相器时间常数τρ≈6.7ms；当Kn＝1时，ωff＝2π50rad/s，可得出响应时间ts＝10ms；当Kn＝2时，ωff＝2π50rad/s，可得出响应时间ts＝5ms，鉴相器时间常数τρ≈1.7ms；由此得出，鉴相器时间常数近似为τρ＝＝1/(Knωff)，其锁相环动态分析如图2所示。最终构成锁相环的鉴相环节，如图3所示，输出的四个信号分别为基波正序正交信号和基波负序正交信号，即实现了正负序的分离和谐波滤除。尽管已经示出和描述了本专利技术的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本专利技术的原理和精神的基础上，可以对这些实施例进行多种变化、修改、替换和变型，都不脱离本专利技术的保护范围，由所述权利要求及其等同物限定。本文档来自技高网...

【技术保护点】
1.一种基于含零点的一阶滤波器的锁相环方法，在鉴相环节构建滤波通道和正交信号发生器，其特征在于，所述方法的具体过程如下：步骤一：电网电压V输入到正交信号发生器，正交信号发生器输出相位相差90°的两个正弦信号Vα(s)和Vβ(s)，所述正弦信号Vα(s)和Vβ(s)按照如下传输函数执行：Vα(s)＝V(s)  (1)

【技术特征摘要】
1.一种基于含零点的一阶滤波器的锁相环方法，在鉴相环节构建滤波通道和正交信号发生器，其特征在于，所述方法的具体过程如下：步骤一：电网电压V输入到正交信号发生器，正交信号发生器输出相位相差90°的两个正弦信号Vα(s)和Vβ(s)，所述正弦信号Vα(s)和Vβ(s)按照如下传输函数执行：Vα(s)＝V(s)(1)然后同时执行步骤二和步骤三；步骤二：在锁相环的输入端输入信号V(t)＝sin(ωt+φ)，所述输入信号V(t)的基频ω与锁相环的预估频率匹配，此时信号Vβ(s)执行以下稳态方程：步骤三：所述正弦信号Vα(s)与Vβ(s)有相同的振幅和频率，所述正弦信号...

【专利技术属性】
技术研发人员：袁静泊，包广清，
申请(专利权)人：兰州理工大学，
类型：发明
国别省市：甘肃,62