The conversion unit [115] converts the operand [110] from a conventional number system in which each binary number in the operand is represented as one bit to a redundant number system (RNS) operand in which each binary number is represented as multiple bits [210,215]. The arithmetic logic unit [205] performs arithmetic operations on the RNS operands in the direction from the highest significant bit (MSB) to the lowest significant bit (LSB). The arithmetic logic unit stops executing the arithmetic operation before executing the arithmetic operation on the target binary number indicated by the dynamic accuracy associated with the RNS arithmetic number. In some cases, the power source [330] provides power to bitslices [311, 312, 313, 314, 315] in the arithmetic logic unit, and the clock signal generator [335] provides clock signals to the bitslices.
【技术实现步骤摘要】
【国外来华专利技术】动态变量精度计算关于联邦政府赞助的声明研究或开发本专利技术是在政府的支持下根据能源部授予的FastForward-2NodeArchitecture(NA)ProjectwithLawrenceLivermoreNationalLaboratory(基本合同号DE-AC52-07NA27344、分包合同号B609201进行的。政府对本专利技术享有某些权利。
技术介绍
膝上型计算机、平板计算机、智能电话和其他计算设备依赖于内部蓄电池等有限的功率源。尽管蓄电池通常为可再充电的,充电之间的操作时间间隔可通过使用蓄电池的存储功率来有效地延长。由于功率、冷却和热管理的成本,服务器等壁式供电计算机、云计算资源和嵌入式计算机日益受到功率的限制。在计算设备中实现的算术逻辑单元对由不同数目个位表示的运算数执行算术运算,以达成包括双精度浮点(64位)、单精度浮点(32位)和半精度浮点(16位)的不同精度。当算术逻辑单元以较高精度运算时,算术逻辑单元中的功率耗散较高,而当算术逻辑单元以较低精度运算时所述功率耗散较低。附图说明通过参考附图,可更好地理解本公开,并且它的许多特征和优点对本领域技术人员来说变得显而易见。在不同图式中使用的相同附图标号指示类似或完全相同的项目。图1是根据一些实施方案的计算设备的框图图2是根据一些实施方案的计算设备的框图,所述计算设备包括被配置以使用最高有效位优先(MSB优先)算术法对冗余数制(RNS)运算数执行算术运算的算术逻辑单元。图3是根据一些实施方案的计算设备的框图,所述计算设备实现基于动态精度而选择性地启用的算术逻辑单元。图4是根据一些实施方案的计算设 ...
【技术保护点】
1.一种装置[100],包括:转换单元[115],所述转换单元[115]用以将运算数[110]从将所述运算数中的每个二进制数表示为一位的常规数制转换为将每个二进制数表示为多位的冗余数制(RNS)运算数[210,215];以及算术逻辑单元[205],所述算术逻辑单元[205]用以对所述RNS运算数以从最高有效位(MSB)到最低有效位(LSB)的方向执行算术运算,并且在对与所述RNS运算数相关联的动态精度[220]所指示的目标二进制数执行所述算术运算之前停止所述算术运算。
【技术特征摘要】
【国外来华专利技术】2016.10.20 US 15/298,9381.一种装置[100],包括:转换单元[115],所述转换单元[115]用以将运算数[110]从将所述运算数中的每个二进制数表示为一位的常规数制转换为将每个二进制数表示为多位的冗余数制(RNS)运算数[210,215];以及算术逻辑单元[205],所述算术逻辑单元[205]用以对所述RNS运算数以从最高有效位(MSB)到最低有效位(LSB)的方向执行算术运算,并且在对与所述RNS运算数相关联的动态精度[220]所指示的目标二进制数执行所述算术运算之前停止所述算术运算。2.如权利要求1所述的装置,其中所述算术逻辑单元还包括:多个位片[311,312,313,314,315],每个位片被配置以对所述RNS运算数中的所述二进制数中的一个执行所述算术运算。3.如权利要求2所述的装置,其中对较高有效二进制数运算的位片从对较低有效二进制数运算的位片接收的进位输入位并不确定对所述较高有效二进制数运算的所述位片所生成的进位输出位的值。4.如权利要求2所述的装置,还包括:控制单元[245],所述控制单元[245]被配置以提供启用信号以便接通所述多个位片的第一子集,其中所述第一子集对所述RNS运算数中相比所述目标二进制数较高有效的二进制数运算。5.如权利要求4所述的装置,其中所述控制单元被配置以基于所述RNS运算数的数据类型、所述RNS运算数中的二进制数的统计表示中的至少一者,或响应于蓄电池电平的变化、或所述算术运算的结果的目标准确度的变化中的至少一者,在运行时确定所述动态精度。6.如权利要求4所述的装置,其中所述算术逻辑单元被配置以接收与所述RNS运算数相关联的累积误差,并且其中所述控制单元被配置以基于所述累积误差而在运行时修改所述动态精度。7.如权利要求4所述的装置,其中所述控制单元并不提供启用信号到所述多个位片的第二子集,所述第二子集对所述RNS运算数中相比所述目标二进制数同样有效或较低有效的二进制数运算。8.如权利要求7所述的装置,还包括:功率源[330],所述功率源[330]用以提供功率到所述多个位片;时钟信号发生器[305],所述时钟信号发生器[305]用以提供时钟信号到所述多个位片;以及选通逻辑[340],所述选通逻辑[340]被配置以选通提供到所述第二子集的所述功率或所述时钟信号中的至少一者。9.如权利要求1所述的装置,其中所述转换单元被配置以基于执行所述转换所要求的开销与通过在对与所述RNS运算数相关联的所述动态精度所指示的所述目标二进制数执行所述算术运算之前停止所述算术运算而产生的预期功率节省的比较,选择性地将所述运算数从所述常规数制转换为所述RNS运算数。10.一种方法,包括:将运算数[110]从将所述运算数中的每个二进制数表示为一位的常规数制转换为将每个二进制数表示为多位的冗余数制(RNS)运算数[210,215];对所述RNS运算数以从最高有效位(MSB)到最低有效位(LSB)的方向执行算术运算;以及在对与所述RNS运算数相关联的动态精度[220]所指示的目标二进制数执行所述算术运算之前停止所...
【专利技术属性】
技术研发人员:格雷格·萨多夫斯基,韦恩·伯利森,
申请(专利权)人:超威半导体公司,
类型:发明
国别省市:美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。