接口电路制造技术

本申请公开了一种接口电路，属于电子技术领域。该接口电路包括：反相器；所述反相器的输入端与第一电源域电路的信号输出端连接，所述反相器的输出端与第二电源域电路的信号输入端连接；所述反相器的电源端与所述第一电源域电路的电源连接，所述反相器的接地端与所述第二电源域电路的参考地连接；或者，所述反相器的电源端与所述第二电源域电路的电源连接，所述反相器的接地端与所述第一电源域电路的参考地连接。本申请中的接口电路在反相器的电源端的电压大于反相器的接地端的电压时，可以保证信号的逻辑电平的正确传输，从而保证第一电源域电路与第二电源域电路之间的数据传输链路的稳定可靠，提高了设置有该接口电路的芯片的抗静电干扰能力。

interface circuit

This application discloses an interface circuit, which belongs to the field of electronic technology. The interface circuit includes: a inverter; the input end of the inverter is connected with the output end of the signal of the first power domain circuit; the output end of the inverter is connected with the signal input end of the second power domain circuit; the power end of the inverter is connected with the power supply of the first power domain circuit, and the grounding end of the inverter is connected with the reference connection of the second power domain circuit; or The power terminal of the inverter is connected with the power supply of the second power domain circuit, and the grounding terminal of the inverter is connected with the reference connection of the first power domain circuit. When the voltage at the power end of the inverter is larger than that at the ground end of the inverter, the interface circuit in this application can ensure the correct transmission of the logic level of the signal, thus ensuring the stability and reliability of the data transmission link between the first power domain circuit and the second power domain circuit, and improving the anti-static interference ability of the chip with the interface circuit.

【技术实现步骤摘要】
接口电路
本申请涉及电子
，特别涉及一种接口电路。
技术介绍
随着电子技术的发展，为了增加芯片的功能以及降低芯片的功耗，往往会在一个芯片中设置多个电源域电路。这多个电源域电路采用的是互相独立的供电方案，或者说，这多个电源域电路的供电电路不同。各个电源域电路具有各自的翻转电压，各个电源域电路的翻转电压小于其电源的电压且大于其参考地的电压。对于某个电源域电路中的模拟信号来说，如果某一时刻该模拟信号的电压高于该电源域电路的翻转电压，则该模拟信号在该时刻为逻辑高电平；如果某一时刻该模拟信号的电压低于该电源域电路的翻转电压，则该模拟信号在该时刻为逻辑低电平。通常来说，逻辑高电平由所处的电源域电路的电源提供，而逻辑低电平由所处的电源域电路的参考地提供。实际应用中，芯片中的信号线、电源线、地线等很容易在插拔过程中或在正常工作过程中受到静电干扰，芯片中各个电源域电路的电源的电压和参考地的电压会因静电干扰而发生较大变化，从而导致各个电源域电路的翻转电压发生较大变化。例如，当某个电源域电路中的信号线受到正向静电干扰时，该电源域电路的电源的电压和参考地的电压都会抬升，从而导致该电源域电路的翻转电压也会抬升，或者，当某个电源域电路中的信号线受到负向静电干扰时，该电源域电路的电源的电压和参考地的电压都会下降，从而导致该电源域电路的翻转电压也会下降。这种情况下，如果其它电源域电路向受到静电干扰的电源域电路传输信号，则该信号的逻辑电平很有可能会被错误传输。例如，第一电源域电路向第二电源域电路传输的信号为逻辑高电平，即该信号的电压为第一电源域电路的电源的电压，此时，如果第二电源域电路的翻转电压因正向静电干扰抬升而超过第一电源域电路的电源的电压，则会导致从第一电源域电路输入的原本应该是逻辑高电平的信号在第二电源域电路中被错认为是逻辑低电平。又例如，第一电源域电路向第二电源域电路传输的信号为逻辑低电平，即该信号的电压为第一电源域电路的参考地的电压，此时，如果第二电源域电路的翻转电压因负向静电干扰下降而低于第一电源域电路的参考地的电压，则会导致从第一电源域电路输入的原本应该是逻辑低电平的信号在第二电源域电路中被错认为是逻辑高电平。为了解决上述问题，目前往往会增加芯片的静电泄放能力，例如，可以在芯片外部增加静电释放(Electro-Staticdischarge，ESD)器件，如增加瞬态抑制(TransientVoltageSuppressor，TVS)二极管、串接电阻等，以将芯片受到的静电直接在芯片外部泄放掉，使该静电不至于影响芯片的内部线路。或者，可以增加芯片中的地线的出引脚(pin)数量，以提高该地线的静电泄放能力，使该地线的电压不至于因静电干扰而被抬升的过高或过低。然而，这些方法都会增加芯片的封装成本和芯片的面积，从而影响芯片的应用范围。
技术实现思路
为了解决相关技术中信号的逻辑电平被错误传输的问题，本申请提供了一种接口电路。所述技术方案如下：第一方面，提供了一种接口电路，所述接口电路包括：反相器；所述反相器的输入端与第一电源域电路的信号输出端连接，所述反相器的输出端与第二电源域电路的信号输入端连接；所述反相器的电源端与所述第一电源域电路的电源连接，所述反相器的接地端与所述第二电源域电路的参考地连接；或者，所述反相器的电源端与所述第二电源域电路的电源连接，所述反相器的接地端与所述第一电源域电路的参考地连接；其中，正常来说，所述反相器的电源端的电压大于所述反相器的接地端的电压。此时，如果所述反相器的输入端的电压大于所述反相器的翻转电压，则所述反相器的输出端的电压为所述反相器的接地端的电压，如果所述反相器的输入端的电压小于所述反相器的翻转电压，则所述反相器的输出端的电压为所述反相器的电源端的电压，所述反相器的翻转电压为所述反相器的电源端的电压与所述反相器的接地端的电压之间的电压。需要说明的是，反相器用于实现信号的逻辑状态的转换，具体地，反相器用于在输入的信号为逻辑高电平(即逻辑状态为“1”)时，输出逻辑低电平(即逻辑状态为“0”)的信号，且用于在输入的信号为逻辑低电平时，输出逻辑高电平的信号。另外，对于某个电源域电路，该电源域电路输出的逻辑高电平的信号的电压为该电源域电路的电源的电压，该电源域电路输出的逻辑低电平的信号的电压为该电源域电路的参考地的电压。在本专利技术实施例中，当反相器的电源端与第一电源域电路的电源连接，且反相器的接地端与第二电源域电路的参考地连接时，如果第一电源域电路的信号输出端向反相器的输入端传输的信号为逻辑高电平，则反相器的输入端的电压与反相器的电源端的电压相等。因而只要第二电源域电路的参考地的电压抬升不超过第一电源域电路的电源的电压，反相器的电源端的电压就会大于反相器的接地端的电压，且反相器的输入端的电压就会大于反相器的翻转电压，则反相器的输出端的电压就会为反相器的接地端的电压，即反相器的输出端向第二电源域电路的信号输入端传输的信号的电压就会为第二电源域电路的参考地的电压，从而使得第二电源域电路的信号输入端输入的信号在第二电源域电路中为逻辑低电平，保证了信号的逻辑电平的正确传输。另外，当反相器的电源端与第二电源域电路的电源连接，且反相器的接地端与第一电源域电路的参考地连接时，如果第一电源域电路的信号输出端向反相器的输入端传输的信号为逻辑低电平，则反相器的输入端的电压与反相器的接地端的电压相等。因而只要第二电源域电路的电源的电压下降不低于第一电源域电路的参考地的电压，反相器的电源端的电压就会大于反相器的接地端的电压，且反相器的输入端的电压就会小于反相器的翻转电压，则反相器的输出端的电压就会为反相器的电源端的电压，即反相器的输出端向第二电源域电路的信号输入端传输的信号的电压就会为第二电源域电路的电源的电压，从而使得第二电源域电路的信号输入端输入的信号在第二电源域电路中为逻辑高电平，保证了信号的逻辑电平的正确传输。其中，所述反相器包括正沟道金属氧化物半导体(positivechannelMetalOxideSemiconductor，PMOS)管和负沟道金属氧化物半导体(negativechannelMetalOxideSemiconducto，NMOS)管；所述PMOS管的栅极和所述NMOS管的栅极均与所述第一电源域电路的信号输出端连接，所述PMOS管的漏极和所述NMOS管的漏极均与所述第二电源域电路的信号输入端连接；所述PMOS管的源极与所述第一电源域电路的电源连接，所述NMOS管的源极与所述第二电源域电路的参考地连接；或者，所述PMOS管的源极与所述第二电源域电路的电源连接，所述NMOS管的源极与所述第一电源域电路的参考地连接。在本专利技术实施例中，当PMOS管的源极与第一电源域电路的电源连接，NMOS管的源极与第二电源域电路的参考地连接时，如果第一电源域电路的信号输出端向反相器的输入端传输的信号为逻辑高电平，则施加到PMOS管的栅极和NMOS管的栅极的电压为第一电源域电路的电源的电压，此时PMOS管的栅极的电压与PMOS管的源极的电压相等，PMOS管截止。而在第二电源域电路的参考地的电压抬升不超过第一电源域电路的电源的电压的情况下，NMOS管的栅极的电压大于NMOS管的源极的电压，NMOS管导通，从而使本文档来自技高网...

【技术保护点】
1.一种接口电路，其特征在于，所述接口电路包括：反相器；所述反相器的输入端与第一电源域电路的信号输出端连接，所述反相器的输出端与第二电源域电路的信号输入端连接；所述反相器的电源端与所述第一电源域电路的电源连接，所述反相器的接地端与所述第二电源域电路的参考地连接；或者，所述反相器的电源端与所述第二电源域电路的电源连接，所述反相器的接地端与所述第一电源域电路的参考地连接。

【技术特征摘要】
1.一种接口电路，其特征在于，所述接口电路包括：反相器；所述反相器的输入端与第一电源域电路的信号输出端连接，所述反相器的输出端与第二电源域电路的信号输入端连接；所述反相器的电源端与所述第一电源域电路的电源连接，所述反相器的接地端与所述第二电源域电路的参考地连接；或者，所述反相器的电源端与所述第二电源域电路的电源连接，所述反相器的接地端与所述第一电源域电路的参考地连接。2.如权利要求1所述的接口电路，其特征在于，所述反相器包括正沟道金属氧化物半导体PMOS管和负沟道金属氧化物半导体NMOS管；所述PMOS管的栅极和所述NMOS管的栅极均与所述第一电源域电路的信号输出端连接，所述PMOS管的漏极和所述NMOS管的漏极均与所述第二电源域电路的信号输入端连接；所述PMOS管的源极与所述第一电源域电路的电源连接，所述NMOS管的源极与所述第二电源域电路的参考地连接；或者，所述PMOS管的源极与所述第二电源域电路的电源连接，所述NMOS管的源极与所述第一电源域电路的参考地连接。3.一种接口电路，其特征在于，所述接口电路包括：与非门电路；所述与非门电路的n个输入端与多个电源域电路的n个信号输出端一一连接，所述与非门电路的输出端与目标电源域电路的信号输入端连接，所述与非门电路的n个输入端与所述与非门电路的n个电源端一一对应，所述n为大于或等于2的整数；所述与非门电路的n个电源端中的第i个电源端与所述n个信号输出端中的第i个信号输出端所属的电源域电路的电源连接，所述与非门电路的接地端与所述目标电源域电路的参考地连接，所述i为大于或等于1且小于或等于n的整数；或者，所述与非门电路的n个电源端均与所述目标电源域电路的电源连接，所述与非门电路的接地端与所述n个信号输出端中的目标信号输出端所属的电源域电路的参考地连接，所述目标信号输出端与所述与非门电路的n个输入端中的目标输入端连接。4.如权利要求3所述的接口电路，其特征在于，所述与非门电路包括n个正沟道金属氧化物半导体PMOS管和n个负沟道金属氧化物半导体NMOS管；所述n个PMOS管中的第i个PMOS管的栅极和所述n个NMOS管中的第i个NMOS管的栅极均与所述第i个信号输出端连接，所述n个PMOS管中的每个PMOS管的漏极和所述n个N...

【专利技术属性】
技术研发人员：周玉镇，曹炜，冯军，陶云彬，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东,44