The invention discloses a chip embedded synchronous rectifier DCDC anti-overvoltage breakdown circuit system. The DCDC control circuit includes an output pin LX and at least two branches. The delay drive circuit includes an output port and an output port. The two branches of the DCDC control circuit are respectively connected with the delay drive circuit, the step-down drive circuit, the output port of the step-down drive circuit and the delay drive circuit. The output port is connected with the power transistor series circuit, the output port of the delay drive circuit is connected with the NMOS power transistor, the power transistor series circuit and the NMOS power transistor are connected with the output pin LX of the DCDC control circuit, and the NMOS power transistor is grounded with all the circuits at one end. The present invention can integrate the synchronous rectifier DCDC into the SOC of 55 nm or even lower size process, and improve the integration of the SOC chip. Degree; no over-voltage breakdown leads to lower yield; no need for external DCDC, low development cost.
【技术实现步骤摘要】
一种芯片嵌入式同步整流DCDC防过压击穿的电路系统
本专利技术涉及一种防过压击穿的电路系统,更具体一点说,涉及一种芯片嵌入式同步整流DCDC防过压击穿的电路系统,属于电子计时领域。
技术介绍
现有的SOC嵌入式DCDC开关电源电路,针对采用了55nm甚至更小尺寸先进工艺的SOC,DCDC工作电压达到工艺最高限度时,由于DCDC的开关过冲导致工艺器件很容易过压击穿,从而DCDC很难集成到一个SOC芯片中,而目前现有解决DCDC开关过冲击穿器件的方案大大增加了设计成本,同时限制了设计的灵活性。具体的目前CPU的设计工艺一般为90nm,甚至采用55nm或者28nm更低线程工艺,该工艺要求的电压普遍较低不高于3.3v,由于薄栅氧器件耐压能力有限,大部分工艺器件会因为超过3.3v而击穿,而同步DCDC的特有开关脉冲常常超过1V,因此这种同步整流DCDC几乎不可能集成到CPU芯片中。同步整流DCDC不能集成到超低线程工艺中的原因在于以下几点:1、低线程的工艺,栅氧薄,沟道长度短,因此工艺的最高耐压通常低于3.3v,略微过压都会导致内部器件击穿烧毁;2、为了节约成本,CPU相关电路板的电源管理通常采用12v转3.3v的DCDC、3.3v转1.2的DCDC和3.3v转1.8/2.8等LDO为其他模块供电,因此,如果要将3.3v转1.2v的DCDC集成到SOC中,该DCDC也必须采用3.3v作为输入,这样达到节约成本的目的,但是DCDC的电源输入就达到工艺要求的最高限度;3、为了节约产品成本和增加电源效率,通常DCDC会采用同步整流型DCDC,然而同步整流型DCDC特有的开 ...
【技术保护点】
1.一种芯片嵌入式同步整流DCDC防过压击穿的电路系统,包括DCDC控制电路(1)、延时驱动电路(2)、降压驱动电路(3)、功率管串联电路(4)和NMOS功率管(N1),其特征在于:所述DCDC控制电路(1)包括输出管脚LX以及至少两条支路,延时驱动电路(2)包括输出端口(D1)、输出端口(D2),所述DCDC控制电路(1)的两条支路分别连接延时驱动电路(2)、降压驱动电路(3),所述降压驱动电路(3)输出端口和延时驱动电路的输出端口(D1)分别与功率管串联电路(4)相连,所述延时驱动电路(2)的输出端口(D2)与NMOS功率管(N1)相连,所述功率管串联电路(4)、NMOS功率管(N1)均与DCDC控制电路(1)的输出管脚LX相连,NMOS功率管(N1)与所有电路均有一端接地。
【技术特征摘要】
1.一种芯片嵌入式同步整流DCDC防过压击穿的电路系统,包括DCDC控制电路(1)、延时驱动电路(2)、降压驱动电路(3)、功率管串联电路(4)和NMOS功率管(N1),其特征在于:所述DCDC控制电路(1)包括输出管脚LX以及至少两条支路,延时驱动电路(2)包括输出端口(D1)、输出端口(D2),所述DCDC控制电路(1)的两条支路分别连接延时驱动电路(2)、降压驱动电路(3),所述降压驱动电路(3)输出端口和延时驱动电路的输出端口(D1)分别与功率管串联电路(4)相连,所述延时驱动电路(2)的输出端口(D2)与NMOS功率管(N1)相连,所述功率管串联电路(4)、NMOS功率管(N1)均与DCDC控制电路(1)的输出管脚LX相连,NMOS功率管(N1)与所有电路均有一端接地。2.根据权利要求1所述的一种芯片嵌入式同步整流DCDC防过压击穿的电路系统,其特征在于:所述功率管串联电路(4)包括功率管(P1)、功率管(P2),所述功率管(P1)与功率管(P2)串联,所述功率管(P1)并联有电阻(R...
【专利技术属性】
技术研发人员:张智印,
申请(专利权)人:杭州雄迈集成电路技术有限公司,
类型:发明
国别省市:浙江,33
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。