磁阻式随机存取存储器及其制造方法技术

本发明专利技术的实施例提供了磁阻式随机存取存储器及其制造方法。在制造半导体器件的方法中，形成磁阻式随机存取存储器(MRAM)单元结构。MRAM单元结构包括底电极、磁隧道结(MTJ)堆叠件和顶电极。在MRAM单元结构上方形成第一绝缘覆盖层。在第一绝缘覆盖层上方形成第二绝缘覆盖层。形成层间介电(ILD)层。在ILD层中形成接触开口，从而暴露第二绝缘覆盖层。去除第二绝缘覆盖层的部分和第一绝缘覆盖层的部分，从而暴露顶电极。在与顶电极接触的开口中形成导电层。第二绝缘覆盖层具有吸氧特性。

Magnetoresistive Random Access Memory and Its Manufacturing Method

The embodiment of the present invention provides a reluctance random access memory and a manufacturing method thereof. In the method of manufacturing semiconductor devices, a magnetoresistive random access memory (MRAM) unit structure is formed. The unit structure of MRAM includes bottom electrode, magnetic tunnel junction (MTJ) stack and top electrode. The first insulating layer is formed above the structure of the RAM unit. A second insulating cover is formed above the first insulating cover. Formation of interlayer dielectric (ILD) layer. A contact opening is formed in the ILD layer to expose the second insulating cover. The top electrode is exposed by removing the part of the second insulating cover and the part of the first insulating cover. A conductive layer is formed in the opening in contact with the top electrode. The second insulating cover has oxygen absorption characteristics.

【技术实现步骤摘要】
磁阻式随机存取存储器及其制造方法
本专利技术涉及磁阻式随机存取存储器(MRAM)器件，并且更具体地，涉及与半导体器件一起形成的基于磁隧道结单元的MRAM器件。
技术介绍
MRAM提供与易失性静态随机存取存储器(SRAM)相当的性能和相对于易失性动态随机存取存储器(DRAM)具有较低功耗的相当的密度。与非易失性存储器(NVM)闪存相比，MRAM提供更快的存取时间并且随着时间的推移遭受最小的劣化，而闪存只能重写有限的次数。MRAM单元由包括两个铁磁层的磁隧道结(MTJ)形成，两个铁磁层由薄绝缘阻挡层分隔开，并且通过电子在两个铁磁层穿过绝缘阻挡层之间的隧穿工作。
技术实现思路
根据本专利技术的一个方面，提供了一种制造半导体器件的方法，所述方法包括：形成磁阻式随机存取存储器(MRAM)单元结构，所述磁阻式随机存取存储器(MRAM)单元结构包括底电极、磁隧道结(MTJ)堆叠件和顶电极；在所述磁阻式随机存取存储器单元结构上方形成第一绝缘覆盖层；在所述第一绝缘覆盖层上方形成第二绝缘覆盖层；形成层间介电(ILD)层；在所述层间介电层中形成接触开口，从而暴露所述第二绝缘覆盖层；去除所述第二绝缘覆盖层的部分和所述第一绝缘覆盖层的部分，从而暴露所述顶电极；以及在与所述顶电极接触的所述开口中形成导电层，其中，所述第二绝缘覆盖层具有吸氧特性。根据本专利技术的另一个方面，提供了一种制造包括磁阻式随机存取存储器(MRAM)单元的半导体器件的方法，所述方法包括：在第一层间介电(ILD)层上方形成第一导电层；在所述第一导电层上方形成用于磁隧道结(MTJ)堆叠件的堆叠层；在所述堆叠层上方形成第二导电层；图案化所述第二导电层、所述堆叠层和所述第一导电层，从而形成磁阻式随机存取存储器单元结构，所述磁阻式随机存取存储器单元结构包括由所述第一导电层形成的底电极、所述磁隧道结(MTJ)堆叠件和由所述第二导电层形成的顶电极；在所述磁阻式随机存取存储器单元结构上方形成第一绝缘覆盖层；在所述第一绝缘覆盖层上方形成第二绝缘覆盖层；在所述第二绝缘覆盖层上方形成第三绝缘覆盖层；形成第二层间介电层；在所述第二层间介电层中形成接触开口，从而暴露所述第三绝缘覆盖层；去除所述第三绝缘覆盖层的部分、所述第二绝缘覆盖层的部分和所述第一绝缘覆盖层的部分，从而暴露所述顶电极；以及在与所述顶电极接触的所述开口中形成第三导电层。根据本专利技术的又一个方面，提供了一种包括磁阻式随机存取存储器(MRAM)单元的半导体器件，包括：磁阻式随机存取存储器(MRAM)单元结构，设置在衬底上方，所述磁阻式随机存取存储器单元结构包括底电极、磁隧道结(MTJ)堆叠件和顶电极；第一绝缘覆盖层，覆盖所述磁阻式随机存取存储器单元结构的侧壁；第二绝缘覆盖层，设置在所述第一绝缘覆盖层上方；介电层；以及导电接触件，与所述顶电极接触，其中：所述第一绝缘覆盖层由基于氮化物的绝缘材料制成，以及所述第二绝缘覆盖层由与所述基于氮化物的绝缘材料不同的基于锆的绝缘材料制成。附图说明图1A是根据本专利技术的实施例的MTJMRAM单元的示意图。图1B是根据本专利技术的实施例的MTJ膜堆叠件的示意性截面图。图2A、图2B和图2C示出了根据本专利技术的实施例的MTJ膜堆叠件的磁层的示意性截面图。图3A和图3B示出了MTJ膜堆叠件的操作。图3C和图3D示出了MTJ膜堆叠件的操作。图4A示出了MTJMRAM的示意性电路图，图4B示出了MTJMRAM的存储单元的示意性立体图，并且图4C示出了MTJMRAM的存储单元布局。图5示出了根据本专利技术的实施例的包括MRAM的半导体器件的截面图。图6A、图6B和图6C示出了根据本专利技术的实施例的包括MRAM的半导体器件的顺序制造工艺的各个阶段。图7A和图7B示出了根据本专利技术的实施例的包括MRAM的半导体器件的顺序制造工艺的各个阶段。图8A和图8B示出了根据本专利技术的实施例的包括MRAM的半导体器件的顺序制造工艺的各个阶段。图9A和图9B示出了根据本专利技术的实施例的包括MRAM的半导体器件的顺序制造工艺的各个阶段。图10A和图10B示出了根据本专利技术的实施例的包括MRAM的半导体器件的顺序制造工艺的各个阶段。图11A和图11B示出了根据本专利技术的实施例的包括MRAM的半导体器件的顺序制造工艺的各个阶段。图12示出了根据本专利技术的另一实施例的包括MRAM的半导体器件的顺序制造工艺的各个阶段的一个。图13示出了根据本专利技术的另一实施例的包括MRAM的半导体器件的顺序制造工艺的各个阶段的一个。图14示出了根据本专利技术的另一实施例的包括MRAM的半导体器件的顺序制造工艺的各个阶段的一个。图15示出了根据本专利技术的另一实施例的包括MRAM的半导体器件的顺序制造工艺的各个阶段的一个。图16示出了根据本专利技术的另一实施例的包括MRAM的半导体器件的顺序制造工艺的各个阶段的一个。图17示出了根据本专利技术的另一实施例的包括MRAM的半导体器件的顺序制造工艺的各个阶段的一个。具体实施方式应该理解，以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，元件的尺寸不限于所公开的范围或值，但可能依赖于工艺条件和/或器件所需的性能。此外，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。为了简单和清楚的目的，各个部件可以以不同的比例任意地绘制。在随后的附图中，为了简化，可以省略一些层/部件。而且，为便于描述，在此可以使用诸如“且，为便于、“且，为便于、“且，为、“在…之上”、“在…之等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。此外，术语“由...制成”可以意味着“包括”或“由...组成”。此外，在以下制造工艺中，在所描述的操作中/之间可能存在额外的操作，并且操作的顺序可以改变。在本专利技术中，除非另有描述，否则短语“A、B和C中的一个”意味着“A、B和/或C”(A、B、C、A和B、A和C、B和C或A、B和C)，而不意味着来自A的一个元件、来自B的一个元件和来自C的一个元件。图1A是根据本专利技术的实施例的MTJMRAM单元的示意图，并且图1B是根据本专利技术的实施例的MTJ膜堆叠件的示意性截面图。MTJ膜堆叠件100设置在半导体器件的下金属层Mx和上金属层My之间。金属层Mx和My用于将半导体器件中形成在衬底之上不同层级处的一个元件连接至另一元件。此外，下金属层Mx连接至开关器件SW，该开关器件SW可以由MOSFET形成，该MOSFET包括但不限于平面MOSFET、鳍式FET、全环栅(GAA)FET或任何其它开关器件。开关器件的控制端子(例如，FET的栅极端子)连接至字线。上金属层My连接至位线。在一些实施例中，开关器件SW设置在上金属层My和位线之间。图1B所示的MTJ膜堆叠件100包括连接至下金属层Mx的第一电极本文档来自技高网...

【技术保护点】
1.一种制造半导体器件的方法，所述方法包括：形成磁阻式随机存取存储器(MRAM)单元结构，所述磁阻式随机存取存储器(MRAM)单元结构包括底电极、磁隧道结(MTJ)堆叠件和顶电极；在所述磁阻式随机存取存储器单元结构上方形成第一绝缘覆盖层；在所述第一绝缘覆盖层上方形成第二绝缘覆盖层；形成层间介电(ILD)层；在所述层间介电层中形成接触开口，从而暴露所述第二绝缘覆盖层；去除所述第二绝缘覆盖层的部分和所述第一绝缘覆盖层的部分，从而暴露所述顶电极；以及在与所述顶电极接触的所述开口中形成导电层，其中，所述第二绝缘覆盖层具有吸氧特性。

【技术特征摘要】
2017.11.30 US 62/593,087;2018.03.29 US 15/940,2861.一种制造半导体器件的方法，所述方法包括：形成磁阻式随机存取存储器(MRAM)单元结构，所述磁阻式随机存取存储器(MRAM)单元结构包括底电极、磁隧道结(MTJ)堆叠件和顶电极；在所述磁阻式随机存取存储器单元结构上方形成第一绝缘覆盖层；在所述第一绝缘覆盖层上方形成第二绝缘覆盖层；形成层间介电(ILD)层；在所述层间介电层中形成接触开口，从而暴露所述第二绝缘覆盖层；去除所述第二绝缘覆盖层的部分和所述第一绝缘覆盖层的部分，从而暴露所述顶电极；以及在与所述顶电极接触的所述开口中形成导电层，其中，所述第二绝缘覆盖层具有吸氧特性。2.根据权利要求1所述的方法，其中，所述第二绝缘覆盖层由与所述第一绝缘覆盖层不同的基于锆的绝缘材料制成。3.根据权利要求2所述的方法，其中，所述第一绝缘覆盖层是选自由SiN、SiON和SiOCN组成的组中的一种或多种。4.根据权利要求2所述的方法，其中，所述基于锆的绝缘材料是选自由ZrN、ZrC和ZrB2组成的组中的一种或多种。5.根据权利要求1所述的方法，其中：所述层间介电层包括底层间介电层和上层间介电层，以及通过蚀刻所述上层间介电层形成所述开口。6.根据权利要求5所述的方法，其中，所述上层间介电层包括两个或多个介电层。7.一种制造包括磁阻式随机存取存储器(MRAM)单元的半导体器件的方法，所述方法包括：在第一层间介电(ILD)层上方形成第一导电层；在所...

【专利技术属性】
技术研发人员：林世杰，于淳，威廉·J·加拉格尔，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71