驱动器的应用系统、驱动器和数据传输方法技术方案

本申请提供了一种驱动器的应用系统，有利于降低传输时延。该应用系统包括主芯片、驱动器以及从芯片；在首次链路训练完成后，所述驱动器用于将与所述首次链路训练过程中的各个速率相对应的均衡参数存储在第一存储区域中，所述第一存储区域内存储的数据在所述驱动器进行复位操作时不会丢失；所述驱动器还用于接收复位指示，并根据所述复位指示进行所述复位操作；所述主芯片和所述从芯片用于进行由所述复位指示所触发的再次链路训练；在所述再次链路训练过程中，所述驱动器还用于调用所述均衡参数，并基于所述均衡参数将所述再次链路训练中涉及的训练序列透传给所述主芯片或所述从芯片，以完成所述主芯片和所述从芯片之间的所述再次链路训练。

Driver Application System, Driver and Data Transfer Method

This application provides an application system of a driver to reduce transmission delay. The application system includes a main chip, a driver and a slave chip; after the first link training is completed, the driver is used to store the equalization parameters corresponding to each rate in the first link training process in the first storage area, and the data stored in the first storage area will not be lost during the reset operation of the driver; the driver is also used for connection. Receive the reset instruction and perform the reset operation in accordance with the reset instruction; the master chip and the slave chip are used for re-link training triggered by the reset instruction; during the re-link training process, the driver is also used to call the equalization parameter and transmit the training sequence involved in the re-link training to the user based on the equalization parameter. The master chip or the slave chip completes the re-link training between the master chip and the slave chip.

【技术实现步骤摘要】
驱动器的应用系统、驱动器和数据传输方法
本申请涉及通信领域，并且更具体地，涉及一种驱动器的应用系统、驱动器和数据传输方法。
技术介绍
外围组件快速互连(peripheralcomponentinterconnectexpress，PCIe)总线是计算机系统中处理器连接外围设备的高速总线。随着PCIe信号速率提升以及PCIe总线应用的越来越广泛，两个PCIe设备之间使用带有时序恢复功能的驱动器(Retimer)的情况越来越多。由于Retimer存在延时，每增加一级Retimer会额外增加延时(40ns～68ns)，这会导致系统性能的损失，在某些应用场景这种影响无法接受，比如PCIe的内存应用场景。因此如何在保证Retimer驱动能力(约28dB)的同时降低Retimer的延时，是一个需要解决的问题。
技术实现思路
本申请提供了一种驱动器的应用系统、驱动器和数据传输方法，能够降低传输时延。第一方面，提供了一种驱动器的应用系统，包括主芯片、驱动器以及从芯片。所述主芯片的下行口与所述驱动器的上行口连接，所述驱动器的下行口与所述从芯片的上行口连接。这里的连接包括直接连接和间接连接。在首次链路训练完成后，所述驱动器用于将与所述首次链路训练过程中的各个速率相对应的均衡参数存储在第一存储区域中，所述第一存储区域内存储的数据在所述驱动器进行复位操作时不会丢失；所述驱动器还用于接收复位指示，并根据所述复位指示进行所述复位操作；所述主芯片和所述从芯片用于进行由所述复位指示所触发的再次链路训练；在所述再次链路训练过程中，所述驱动器还用于调用所述均衡参数，并基于所述均衡参数将所述再次链路训练中涉及的训练序列透传给所述主芯片或所述从芯片，以完成所述主芯片和所述从芯片之间的所述再次链路训练。具体地，主芯片检测到从芯片连接到链路时，将进行首次链路训练。主芯片、从芯片和驱动器均参与首次链路训练过程。在首次链路训练完成后，驱动器可以将与首次链路训练过程中的各个速率相对应的均衡参数存储在第一存储区域中。在首次链路训练完成后，驱动器将接收到复位指示，在接收到复位指示的同时或者之后，驱动器将进行复位操作。该复位操作可以是复位驱动器的所有上行口和下行口，也可以是复位与主芯片连接的上行口以及与从芯片连接的下行口。驱动器的复位操作将触发主芯片和从芯片的再次链路训练，其中驱动器不参与该再次链路训练。在主芯片和从芯片进行再次链路训练的过程中，驱动器调用上述均衡参数，基于该均衡参数透传主芯片和从芯片之间的再次链路训练所涉及的训练序列。本申请提供的驱动器的应用系统，主芯片、从芯片和驱动器通过进行首次链路训练，能够实现链路均衡，保证对链路的补偿能力。首次链路训练完成后，主芯片和从芯片进行驱动器的复位操作所触发的再次链路训练，在再次链路训练过程中，驱动器通过基于首次链路训练所得到的均衡参数透传主芯片和从芯片之间的训练序列，在实现正常再次链路训练的基础上，还能够提高再次链路训练的效率。再次链路训练完成后，驱动器可以透传主芯片和从芯片之间的业务数据，从而能够降低传输时延。结合第一方面，在第一种可能的实现方式中，所述第一存储区域为非易失性存储器或所述驱动器的固件(firmware)中的存储区域。非易失性存储器例如可以是电可擦除可编程只读存储器(electricallyEPROM，EEPROM)。示例性的，驱动器可以包括第一存储区域，或者第一存储区域可以位于驱动器之外。在第一存储区域位于驱动器内部时，通过将均衡参数存储在驱动器中，可以提高调用该均衡参数时的速度。结合第一方面或第一方面的第一种可能的实现方式，在第二种可能的实现方式中，在所述首次链路训练完成后，所述驱动器还用于旁路(bypass)所述驱动器内所包括的多个数据处理电路，以使所述驱动器进入低延时模式；相应的，在所述再次链路训练完成后，所述驱动器还用于在所述低延时模式下透传所述主芯片和所述从芯片之间的业务数据。具体来讲，实现所述透传(例如，透传训练序列)的一种方式是，在首次链路训练完成后，驱动器旁路该驱动器所包括的多个数据处理电路。驱动器旁路该多个数据处理电路后的工作模式为低延时模式，也就是说，驱动器旁路该多个数据处理电路后，将进入低延时模式。在低延时模式下，该多个数据处理电路将处于旁路状态，驱动器仅透传接收到的数据流。驱动器旁路该多个数据处理电路之后或者同时，或者说驱动器进入低延时模式之后或者同时，将接收到复位指示，该复位指示触发驱动器的复位操作，此时由于驱动器工作在低延时模式下，因此其仅转发该复位操作触发的再次链路训练过程中的训练序列。并且，在再次链路训练完成后，驱动器将在低延时模式下传输主芯片和从芯片之间的业务数据，即驱动器将透传主芯片和从芯片之间的业务数据。驱动器通过进行首次链路训练，能够实现链路均衡，保证对链路的补偿能力。首次链路训练完成后，该驱动器进行复位操作并调用首次链路训练得到的均衡参数，由于数据处理电路处于旁路状态，因此该驱动器仅转发接收到的训练序列而不再对训练序列进行处理，从而能够快速的完成再次链路训练。再次链路训练后，驱动器通过低延时模式传输主芯片和从芯片之间的业务数据，从而能够降低传输时延。结合第一方面、第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方式，在第三种可能的实现方式中，所述驱动器还包括链路状态机(linktrainingandstatusstatemachine，LTSSM)，所述数据处理电路用于将接收到的串行数据转换为用于被所述链路状态机处理的训练序列，以及将所述链路状态机处理后的训练序列转换为串行数据。结合第一方面的第三种可能的实现方式，在第四种可能的实现方式中，在所述首次链路训练的过程中，所述驱动器还用于将所述均衡参数存储在寄存器中；在所述首次链路训练完成后，所述驱动器还用于将所述寄存器内存储的所述均衡参数存储到所述第一存储区域中。结合第一方面的第四种可能的实现方式，在第五种可能的实现方式中，在所述再次链路训练过程中，所述驱动器还用于将存储在所述第一存储区域中的所述均衡参数存储到所述寄存器中。结合第一方面或第一方面的第一种至第五种可能的实现方式中的任一种，在第六种可能的实现方式中，所述应用系统还包括基本输入输出系统基本输入输出系统(basicinputoutputsystem，BIOS)，在所述首次链路训练完成后，所述BIOS用于向所述驱动器发送所述复位指示。通过BIOS发送复位指示，不需要对主芯片和从芯片进行特殊设计或者修改标准协商序列，从而使得该驱动器具有很好的通用性。结合第一方面或第一方面的第一种至第五种可能的实现方式中的任一种，在第七种可能的实现方式中，在所述首次链路训练完成后，所述主芯片用于向所述驱动器发送所述复位指示。结合第一方面或第一方面的第一种至第七种可能的实现方式中的任一种，在第八种可能的实现方式中，所述驱动器包括发送均衡电路和接收均衡电路，在所述驱动器进入低延时模式后，所述接收均衡电路的输出作为所述发送均衡电路的输入。进一步地，接收均衡电路可以包括连续时间线性均衡(continuoustimelinearequalization，CTLE)/判决反馈均衡(decisionfeedbackequalization，DFE)电路。发本文档来自技高网...

【技术保护点】
1.一种驱动器的应用系统，其特征在于，包括主芯片、驱动器以及从芯片；在首次链路训练完成后，所述驱动器用于将与所述首次链路训练过程中的各个速率相对应的均衡参数存储在第一存储区域中，所述第一存储区域内存储的数据在所述驱动器进行复位操作时不会丢失；所述驱动器还用于接收复位指示，并根据所述复位指示进行所述复位操作；所述主芯片和所述从芯片用于进行由所述复位指示所触发的再次链路训练；在所述再次链路训练过程中，所述驱动器还用于调用所述均衡参数，并基于所述均衡参数将所述再次链路训练中涉及的训练序列透传给所述主芯片或所述从芯片，以完成所述主芯片和所述从芯片之间的所述再次链路训练。

【技术特征摘要】
1.一种驱动器的应用系统，其特征在于，包括主芯片、驱动器以及从芯片；在首次链路训练完成后，所述驱动器用于将与所述首次链路训练过程中的各个速率相对应的均衡参数存储在第一存储区域中，所述第一存储区域内存储的数据在所述驱动器进行复位操作时不会丢失；所述驱动器还用于接收复位指示，并根据所述复位指示进行所述复位操作；所述主芯片和所述从芯片用于进行由所述复位指示所触发的再次链路训练；在所述再次链路训练过程中，所述驱动器还用于调用所述均衡参数，并基于所述均衡参数将所述再次链路训练中涉及的训练序列透传给所述主芯片或所述从芯片，以完成所述主芯片和所述从芯片之间的所述再次链路训练。2.根据权利要求1所述的应用系统，其特征在于，所述第一存储区域为非易失性存储器或所述驱动器的固件中的存储区域。3.根据权利要求1或2所述的应用系统，其特征在于，在所述首次链路训练完成后，所述驱动器还用于旁路所述驱动器内所包括的多个数据处理电路，以使所述驱动器进入低延时模式；相应的，在所述再次链路训练完成后，所述驱动器还用于在所述低延时模式下透传所述主芯片和所述从芯片之间的业务数据。4.根据权利要求3所述的应用系统，其特征在于，所述驱动器还包括链路状态机，所述数据处理电路用于将接收到的串行数据转换为用于被所述链路状态机处理的训练序列，以及将所述链路状态机处理后的训练序列转换为串行数据。5.根据权利要求1至4中任一项所述的应用系统，其特征在于，在所述首次链路训练的过程中，所述驱动器还用于将所述均衡参数存储在寄存器中；在所述首次链路训练完成后，所述驱动器还用于将所述寄存器内存储的所述均衡参数存储到所述第一存储区域中。6.根据权利要求5所述的应用系统，其特征在于，在所述再次链路训练过程中，所述驱动器还用于将存储在所述第一存储区域中的所述均衡参数存储到所述寄存器中。7.根据权利要求1至6中任一项所述的应用系统，其特征在于，所述应用系统还包括基本输入输出系统BIOS，在所述首次链路训练完成后，所述BIOS用于向所述驱动器发送所述复位指示。8.根据权利要求1至7中任一项所述的应用系统，其特征在于，在所述首次链路训练完成后，所述主芯片用于向所述驱动器发送所述复位指示。9.根据权利要求1至8中任一项所述应用系统，其特征在于，所述驱动器包括发送均衡电路和接收均衡电路，在所述驱动器进入低延时模式后，所述接收均衡电路的输出作为所述发送均衡电路的输入。10.根据权利要求1至9中任一项所述的应用系统，其特征在于，所述驱动器支持多种协议，且能够选择所述主芯片和所述从芯片所工作的协议进行工作，所述多种协议包括下述中的至少一种：外围组件快速互连PCIe协议、加速器内存一致性接口CCIX协议或通用串行总线USB协议。11.一种数据传输方法，其特征在于，所述方法包括：在首次链路训练完成后，驱动器将与所述首次链路训练过程中的各个速率相对应的均衡参数存储在第一存储区域中，所述第一存储区域内存储的数据在所述驱动器进行复位操作时不会丢失；所述驱动器接收复位指示，并根据所述复位指示进行所述复位操作；在主芯片和从芯片进行由所述复位指示所触发的再次链路训练的过程中，所述驱动器调用所述均衡参数，并基于所述均衡参数将所述再次链路训练中涉及的训练序列透传给所述主芯片或所述从芯片，以完成所述主芯片和所述从芯片之间的所述再次链路训练。12.根据权利要求11所述的方法，其特征在于，所述第一存储区域为非易失性存储器或所述驱动器的固件中的存储区域。13.根据权利要求11或12所述的方法，其特征在于，所述方法还包括：在所述首次链路训练完成后，所述驱动器旁路所述驱动器内所包括的多个数据处理电路，以使所述驱动器进入低延时模式；相应的，在所述再次链路训练完成后，所述驱动器在所述低延时模式下透传所述主芯片和所述从芯片之间的业务数据。14.根据权利要求13所述的方法，其特征在于，所述驱动器还包括链路状态机，所述数据处理电路用于将接收到的串行数据转换为用于被所述链路状态机处理的训练序列，以及将所述链路状态机处理后的训练序列转换为串行数据。15.根据权利要求11至14中任一项所述的方法，其特征在于，所述方法还包括：在所述首次链路训练的过程中，所述驱动器将所述均衡参数存储在寄存器中；所述将所述均衡参数存储在所述第一存储区域的步骤，具体为：在所述首次链路训练完成后，所述驱动器将所述寄存器内存储的所述均衡参数存储到所述第一存储区域中。16.根据权利要求15所述的方法，其特征在于，所述驱动器调用所述均衡参数的步骤，具体包括：所述驱动器将存储在所述第一存储区域中的所述均衡参数存储到所述寄存器中。17.根据权利要求11至16中任一项所述的方法，其特征在于，所述方法还包括：在所述首次链路训练完成后，基本输入输出系统BIOS向所述驱动器发送所述复位指示。18.根据权利要求11至17中任一项所述的方法，其特征在于，所述方法还包括：在所述首次链路训练完成后，所述主芯片向所述驱动器发送所述复位指示...

【专利技术属性】
技术研发人员：李永耀，罗飞，李建康，万杰，贾功贤，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东,44