低密度奇偶检查码解码器及其解码方法技术

一种LDPC解码器及其解码方法。LDPC码解码器纪录MxN同位检查矩阵，并根据MxN同位检查矩阵判断与第一检查节点相关的j个变量节点。LDPC解码器计算j个变量节点分别于信道中对应的j个节点LLR值，并决定第一检查节点相对于j个变量节点的j个初始CN‑VN LLR值。LDPC解码器根据j个节点LLR值以及j个初始CN‑VN LLR值，计算j个VN‑CN LLR值，并根据j个VN‑CN LLR值计算第一检查节点相对应于j个变量节点的j个更新CN‑VN LLR值。LDPC解码器根据j个更新CN‑VN LLR值以及j个VN‑CN LLR值，计算j个更新节点LLR值，并利用j个更新节点LLR值更新相应于j个变量节点的j个节点LLR值。

【技术实现步骤摘要】
低密度奇偶检查码解码器及其解码方法
本专利技术是关于一种解码器及其解码方法；更具体而言，本专利技术是关于一种低密度奇偶检查(LowDensityParityCheck,LDPC)码解码器及其解码方法。
技术介绍
低密度奇偶校验(LowDensityParityCheck,LDPC)码是为一种错误修正码，主要用于数据传输的错误判断与修正，而编码的方式目前主要是采通用标准进行，惟解码的方式具有较多变化。其中，目前较常见的LDPC解码方法为总和-乘积算法(Sum-ProductAlgorithm,SPA)、对数总和-乘积算法(LogSum-ProductAlgorithm,LSPA)以及最小总和算法(Min-SumAlgorithm,MSA)。针对前述三种算法，SPA具有较佳的编码正确性，惟其算法的运算中，针对各种概似比(LikelihoodRatio,LR)值的计算多以乘法处理之，因此，速度较慢。据此，LSPA主要是针对SPA过多的乘法运算进行改良，将LR值先以对数的方式处理成为对数概似比(LogLikelihood,LLR)值，如此一来，SPA中的乘法运算于LSPA即可以加法运算处理之。虽LSPA的正确性较低，然速度将可获得大幅改善。另一方面，考虑LSPA中，针对检查节点至变量节点(CheckNodetoVariableNode)LLR值的计算步骤中，仍须进行tanh以及tanh-1的运算，因此，MSA主要是基于最小变量节点至检查节点(VariableNodetoCheckNode)LLR值，计算相关的检查节点至变量节点LLR值，如此，便可避开tanh以及tanh-1的运算，以进一步提升指令周期。然而，前述三种算法，皆是先利用全部的变量节点，估测每个检查节点对不同变量节点所能提供的LR值，随后再利用估测的检查节点对不同变量节点所能提供的LR值，反向地估测每个变量节点自身的LR值。据此，前述三种算法计算的复杂度仍偏高，且所需要的硬件计算电路或缓存器亦较为复杂。有鉴于此，如何改良前述习知LDPC解码算法的缺点，乃为业界亟需努力的目标。
技术实现思路
主要目的是提供一种用于低密度奇偶检查(LowDensityParityCheck,LDPC)码解码器的解码方法。LDPC码解码器纪录与M个检查节点(CheckNode)与N个变量节点(VariableNode)相关的MxN同位检查矩阵。解码方法包含：LDPC码解码器根据MxN同位检查矩阵，判断与第一检查节点相关的j个变量节点；LDPC解码器计算j个变量节点分别于信道中对应的j个节点对数概似比(LogarithmLikelihoodRatio,LLR)值；LDPC解码器决定第一检查节点相对于j个变量节点的j个初始检查节点到变量节点(CheckNodetoVariableNode,CN-VN)LLR值；LDPC解码器根据j个节点LLR值以及j个初始CN-VNLLR值，计算j个变量节点到检查节点(VariableNodetoCheckNode,VN-CN)LLR值；LDPC解码器根据j个VN-CNLLR值，计算第一检查节点相对应于j个变量节点的j个更新CN-VNLLR值；LDPC解码器根据j个更新CN-VNLLR值以及j个VN-CNLLR值，计算j个更新节点LLR值；LDPC解码器利用j个更新节点LLR值，更新相应于j个变量节点的j个节点LLR值。为完成前述目的，本专利技术又提供一种LDPC解码器，包含存储器以及处理单元。存储器用以纪录与M个检查节点与N个变量节点相关的MxN同位检查矩阵。处理单元用以：根据MxN同位检查矩阵，判断与第一检查节点相关的j个变量节点；计算j个变量节点分别于信道中对应的j个节点对数概似比LLR值；决定第一检查节点相对于j个变量节点的j个初始CN-VNLLR值；根据j个节点LLR值以及j个初始CN-VNLLR值，计算j个VN-CNLLR值；根据j个VN-CNLLR值，计算第一检查节点相对应于j个变量节点的j个更新CN-VNLLR值；根据j个更新CN-VNLLR值以及j个VN-CNLLR值，计算j个更新节点LLR值；利用j个更新节点LLR值，更新相应于j个变量节点的j个节点LLR值。。此外在参阅图式及随后描述的实施方式后，本领域的技术人员便可了解本专利技术的其他目的，以及本专利技术的技术手段及实施态样。附图说明图1A是本专利技术第一实施例的LDPC码解码器的方块图；图1B是本专利技术第一实施例的MxN同位检查矩阵的示意图；图1C～1D是本专利技术第一实施例的MxN同位检查矩阵相应的丹纳图；图2A是本专利技术第二实施例的MxN同位检查矩阵的示意图；图2B～2C是本专利技术第二实施例的MxN同位检查矩阵相应的丹纳图；图3是本专利技术第三实施例的解码方法的流程图；以及图4是本专利技术第四实施例的解码方法的流程图。符号说明1LDPC解码器11存储器13处理单元PCM同位检查矩阵V1～Vm变量节点C1～Cn检查节点L1～Lj、S1～Sk节点LLR值Q1～Qj、q1～qkVN-CNLLR值R1～Rj、r1～rkCN-VNLLR值L’1～L’j、S’1～S’k更新节点LLR值R’1～R’j、r’1～r’k更新CN-VNLLR值具体实施方式下将透过实施方式来解释本专利技术的内容。须说明者，本专利技术的实施例并非用以限制本专利技术须在如实施例所述的任何特定的环境、应用或特殊方式方能实施。因此，有关实施例的说明仅为阐释本专利技术的目的，而非用以限制本专利技术，且本案所请求的范围，以权利要求书为准。除此之外，于以下实施例及图式中，与本专利技术非直接相关的元件已省略而未绘示，且以下图式中各元件间的尺寸关是仅为求容易了解，非用以限制实际比例。请同时参考图1A～1D。图1A是本专利技术第一实施例的一低密度奇偶检查(LowDensityParityCheck,LDPC)码解码器1的方块图。LDPC码解码器1包含一存储器11以及一处理单元13，存储器11纪录与M个检查节点(CheckNode)与N个变量节点(VariableNode)相关的一MxN同位检查矩阵PCM。图1B是本专利技术第一实施例的MxN同位检查矩阵PCM的示意图。其中，矩阵元件(m,n)若为1，代表检查节点m与变量节点n间有连结关系，反之，若为0，代表检查节点m与变量节点n间无连结关系。图1C～1D是本专利技术第一实施例的MxN同位检查矩阵PCM相应的丹纳(Tanner)图。元件间具有电性连结，而其间的互动将于下文中进一步阐述。首先，如图1B及图1C所示，LDPC码解码器1的处理单元13根据MxN同位检查矩阵PCM，判断与一第一检查节点C1相关的j个变量节点V1、V3、V4…Vx。随后，LDPC解码器1的处理单元13计算j个变量节点V1、V3、V4…Vx分别于信道中对应的j个节点对数概似比(LogarithmLikelihoodRatio,LLR)值L1、L2、L3…Lj。接着，LDPC解码器1的处理单元13决定第一检查节点C1相对于j个变量节点V1、V3、V4…Vx的j个初始检查节点到变量节点(CheckNodetoVariableNode,CN-VN)LLR值R1、R2、R3…Rj。据此，LDPC解码器1的处理单元13便可根据j个节点LLR值L1、L2、L3…Lj以及j个初始C本文档来自技高网...

【技术保护点】
1.一种用于一低密度奇偶检查LDPC码解码器的解码方法，该LDPC码解码器纪录与M个检查节点及N个变量节点相关的一MxN同位检查矩阵，该解码方法包含：该LDPC码解码器根据该MxN同位检查矩阵，判断与一第一检查节点相关的j个变量节点；该LDPC解码器计算该j个变量节点分别于信道中对应的j个节点对数概似比LLR值；该LDPC解码器决定该第一检查节点相对于该j个变量节点的j个初始检查节点到变量节点CN‑VN LLR值；该LDPC解码器根据该j个节点LLR值以及该j个初始CN‑VN LLR值，计算j个变量节点到检查节点VN‑CN LLR值；该LDPC解码器根据该j个VN‑CN LLR值，计算该第一检查节点相对应于该j个变量节点的j个更新CN‑VN LLR值；该LDPC解码器根据该j个更新CN‑VN LLR值以及该j个VN‑CN LLR值，计算j个更新节点LLR值；该LDPC解码器利用该j个更新节点LLR值，更新相应于该j个变量节点的该j个节点LLR值。

【技术特征摘要】
2017.11.28 TW 1061413721.一种用于一低密度奇偶检查LDPC码解码器的解码方法，该LDPC码解码器纪录与M个检查节点及N个变量节点相关的一MxN同位检查矩阵，该解码方法包含：该LDPC码解码器根据该MxN同位检查矩阵，判断与一第一检查节点相关的j个变量节点；该LDPC解码器计算该j个变量节点分别于信道中对应的j个节点对数概似比LLR值；该LDPC解码器决定该第一检查节点相对于该j个变量节点的j个初始检查节点到变量节点CN-VNLLR值；该LDPC解码器根据该j个节点LLR值以及该j个初始CN-VNLLR值，计算j个变量节点到检查节点VN-CNLLR值；该LDPC解码器根据该j个VN-CNLLR值，计算该第一检查节点相对应于该j个变量节点的j个更新CN-VNLLR值；该LDPC解码器根据该j个更新CN-VNLLR值以及该j个VN-CNLLR值，计算j个更新节点LLR值；该LDPC解码器利用该j个更新节点LLR值，更新相应于该j个变量节点的该j个节点LLR值。2.如权利要求1所述的解码方法，其特征在于，更包含：该LDPC码解码器根据该MxN同位检查矩阵，判断与一第二检查节点相关的k个变量节点；该LDPC解码器计算该k个变量节点对应的k个节点LLR值；该LDPC解码器决定该第二检查节点相对于该k个变量节点的k个初始CN-VNLLR值；该LDPC解码器根据该k个节点LLR值以及该k个初始CN-VNLLR值，计算k个VN-CNLLR值；该LDPC解码器根据该k个VN-CNLLR值，计算该第二检查节点相对应于该k个变量节点的k个更新CN-VNLLR；该LDPC解码器根据该k个更新CN-VNLLR值以及该k个VN-CNLLR值，计算k个更新节点LLR值；该LDPC解码器利用该k个更新节点LLR值，更新相应于该k个变量节点的该k个节点LLR值。3.如权利要求1所述的解码方法，其特征在于，该LDPC解码器根据该j个节点LLR值以及该j个初始CN-VNLLR值计算该j个VN-CNLLR值的步骤，更包含：该LDPC解码器将各该j个节点LLR值分别减去相对应的各该j个CN-VNLLR值的值为各该j个VN-CNLLR值。4.如权利要求1所述的解码方法，其特征在于，该LDPC解码器基于以下公式计算该第一检查节点相对应于该j个变量节点的该j个更新CN-VNLLR：其中，R’m,n是第m个检查节点到第n个变量节点的更新CN-VNLLR值，S是调整参数，Nm\n是除了第n个变量节点之外与第m个检查节点相关的变量节点，Qm,j是第n个变量节点到第n检查节点的VN-CNLLR值。5.如权利...

【专利技术属性】
技术研发人员：王焕宗，李日暐，吴明儒，
申请(专利权)人：财团法人资讯工业策进会，
类型：发明
国别省市：中国台湾,71