碳化硅半导体装置及碳化硅半导体装置的制造方法制造方法及图纸

本发明专利技术提供能够以低成本稳定地抑制堆垛层错的扩展的碳化硅半导体装置及碳化硅半导体装置的制造方法。碳化硅半导体装置具备第一导电型的半导体基板；第一导电型的第一半导体层；第二导电型的第二半导体层；第一导电型的第一半导体区；隔着栅绝缘膜设置在与被夹在第一半导体区与第一半导体层之间的第二半导体层的表面上的至少一部分相对的区域的栅电极；以及设置在第一半导体区和第二半导体层的表面的第一电极。浓度为1×10

【技术实现步骤摘要】
碳化硅半导体装置及碳化硅半导体装置的制造方法
本专利技术涉及碳化硅半导体装置及碳化硅半导体装置的制造方法。
技术介绍
以往，作为控制高电压、大电流的功率半导体装置的构成材料而使用硅(Si)。功率半导体装置具有双极晶体管、IGBT(InsulatedGateBipolarTransistor：绝缘栅型双极晶体管)、MOSFET(MetalOxideSemiconductorFieldEffectTransistor：绝缘栅型场效应晶体管)等多个种类，将这些种类的半导体装置结合用途来区别使用。例如，双极晶体管、IGBT与MOSFET相比电流密度高，能够进行大电流化，但是不能够高速地进行开关。具体地，双极晶体管以数kHz程度的开关频率为使用极限，IGBT以数十kHz程度的开关频率为使用极限。另一方面，功率MOSFET与双极晶体管、IGBT相比虽然电流密度低，难以大电流化，但是能够进行高达数MHz程度的高速开关动作。然而，在市场上，对兼备大电流和高速性的功率半导体装置的需求强烈，并致力于IGBT、功率MOSFET的改良，当前正在进行几乎接近材料极限的程度的开发。从功率半导体装置的观点出发正在进行取代硅的半导体材料的研究，碳化硅(SiC)作为能够制作(制造)在低通态电压、高速特性、高温特性方面优异的下一代的功率半导体装置的半导体材料而引人注目。其背景是因为SiC是化学性质非常稳定的材料，带隙宽达3eV，并且在高温下也能够作为半导体而非常稳定地使用。另外，最大电场强度也比硅大一个数量级以上。由于SiC有很大可能超越硅中的材料极限，因此在功率半导体用途，尤其是对MOSFET来说，今后的拓展受到很大期待。尤其是，对其低通态电阻寄予期望，而能够期望在维持高耐压特性不变的状态下具有更低的通态电阻的碳化硅MOSFET。对于现有的碳化硅半导体装置的结构，以沟槽结构的纵向型MOSFET为例进行说明。图30是示出现有的碳化硅半导体装置的结构的截面图。如图30所示，在n+型碳化硅半导体基板101的正面堆积有高浓度n型外延层102，在高浓度n型外延层102的表面堆积有n-型漂移层103。在n-型漂移层103的表面选择性地设有p+型基区104。在碳化硅半导体装置的p+型基区104侧，形成有沟槽结构。具体地，沟槽115从p+型基区104的与n+型碳化硅半导体基板101侧相反的一侧的表面贯通p+型基区104而到达n-型漂移层103。沿着沟槽115的内壁，在沟槽115的底部和侧壁形成有栅绝缘膜105，在沟槽115内的栅绝缘膜105的内侧形成有栅电极106。另外，在p+型基区104的表面选择性地设有n+型源区108、p+型接触区107。这里，图31是示出现有的碳化硅半导体装置的杂质浓度的图。图31示出图30的A-A1部分的杂质浓度，纵轴表示从p+型接触区107的表面起算的深度，横轴表示杂质浓度。另外，横轴的虚线表示n+型碳化硅半导体基板101与高浓度n型外延层102之间的界面。如图31所示，p+型接触区107的杂质浓度比p+型基区104的杂质浓度高，并且杂质浓度按照n-型漂移层103、高浓度n型外延层102、n+型碳化硅半导体基板101的顺序依次升高。另外，层间绝缘膜109被设置为覆盖填入到沟槽115的栅电极106。源电极110经由在层间绝缘膜109开口而成的接触孔与n+型源区108和p+型接触区107接触。在n+型碳化硅半导体基板101的背面设有漏电极(未图示)。这样的结构的纵向型MOSFET在源极-漏极间作为体二极管而内置由p+型基区104和n-型漂移层103形成的寄生pn二极管。该寄生pn二极管能够通过将高电位施加到源电极110而进行动作，并从p+型接触区107经由p+型基区104、n-型漂移层103和高浓度n型外延层102向n+型碳化硅半导体基板101的方向(在图30中以箭头B示出的方向)流通有电流。据此，在MOSFET中，与IGBT不同地，内置有寄生pn二极管，因此能够省略用于变换器的续流二极管(FWD：FreeWheelingDiode)，有益于低成本化以及小型化。以下，将MOSFET的寄生pn二极管称作内置二极管。图32是示出现有的碳化硅半导体装置的空穴密度的图。另外，图33是示出现有的碳化硅半导体装置的电子密度的图。图32、图33示出图30的A-A1部分的空穴密度、电子密度，纵轴表示从p+型接触区107的表面起算的深度，横轴分别表示空穴密度、电子密度。另外，横轴的虚线表示n+型碳化硅半导体基板101与高浓度n型外延层102之间的界面。如图32、图33所示，空穴存在于p+型接触区107，电子存在于n+型碳化硅半导体基板101和高浓度n型外延层102，因此，当电流流通于内置二极管时，空穴从p+型接触区107被注入，在n-型漂移层103或者n+型碳化硅半导体基板101中产生电子和空穴的复合。这时，如果n+型碳化硅半导体基板101的晶体有缺陷，则因产生的与带隙相当的复合能量(3eV)而导致存在于n+型碳化硅半导体基板101的作为晶体缺陷的一种的基面位错发生移动，被夹在2个基面位错之间的堆垛层错扩展。这里，图34是示出现有的碳化硅半导体装置的堆垛层错的截面图。图35是示出现有的碳化硅半导体装置的堆垛层错的俯视图。在图34中，示出基面位错111生长为堆垛层错112的例子。图35是施加电流后发生了堆垛层错的元件的PL(PhotoLuminescence：光致发光)图像的例子，能够看出产生了三角堆垛层错113和带状堆垛层错114。如果堆垛层错扩展，则因为堆垛层错使电流难以流通，因此MOSFET的通态电阻和内置二极管的正向电压上升。如果这样的动作持续，则堆垛层错累积性地扩展，因此在变换器电路产生的损耗随时间增加，发热量也变大，从而成为装置故障的原因。为了防止该问题能够做出以下对策：将SiC-SBD(SchottkyBarrierDiode：肖特基势垒二极管)与MOSFET反向并联连接，使电流不在MOSFET的内置二极管流通。另外，如图30那样，通过设置高浓度n型外延层102，从而能够使堆垛层错不生长。通过形成这样的高掺杂层，从而导入寿命控制体，捕获来自n-型漂移层103的空穴，而抑制堆垛层错的产生以及其面积扩大。另外，存在如下技术。即，在外延生长时或外延生长后，利用由过渡金属掺杂，或者电子或质子照射技术产生的固有内部生长缺陷和外部生成固有缺陷的任一种来导入寿命控制体，由此在边界层内使少数载流子减少(以下，参见专利文献1)。另外，存在如下技术。即，通过至少将质子(proton)、氦(He)、稀有气体、铂(Pt)、钒(V)、第四组离子等注入到碳化硅半导体基板来形成晶体缺陷(以下，参见专利文献2)。现有技术文献专利文献专利文献1：日本专利第4939777号公報专利文献2：美国专利申请公开第2017/0012102号说明书
技术实现思路
技术问题然而，高浓度n型外延层102例如需要5μm～10μm的膜厚和2×1018/cm3以上的杂质浓度。这样厚的高浓度n型外延层102的成膜具有由外延生长的生产量降低而导致的成本增加、由缺陷密度増加而导致的成品率降低以及导致基板的电阻增大的问题。另外，具有基于高浓度n型外延层102的寿命的精度依赖于浓度、膜厚而偏本文档来自技高网...

【技术保护点】
1.一种碳化硅半导体装置，其特征在于，具备：第一导电型的半导体基板；第一导电型的第一半导体层，其被设置于所述半导体基板上，且杂质浓度比所述半导体基板的杂质浓度低；第二导电型的第二半导体层，其被设置于所述第一半导体层的、与所述半导体基板侧相反的一侧；第一导电型的第一半导体区，其被选择性地设置于所述第二半导体层的、与所述第一半导体层相反的一侧的表面层，且杂质浓度比所述半导体基板的杂质浓度高；栅电极，其隔着栅绝缘膜设置于与被夹在所述第一半导体区和所述第一半导体层之间的所述第二半导体层的表面上的至少一部分相对的区域；以及第一电极，其被设置于所述第一半导体区和所述第二半导体层的表面，浓度为1×10

【技术特征摘要】
2017.11.28 JP 2017-2282931.一种碳化硅半导体装置，其特征在于，具备：第一导电型的半导体基板；第一导电型的第一半导体层，其被设置于所述半导体基板上，且杂质浓度比所述半导体基板的杂质浓度低；第二导电型的第二半导体层，其被设置于所述第一半导体层的、与所述半导体基板侧相反的一侧；第一导电型的第一半导体区，其被选择性地设置于所述第二半导体层的、与所述第一半导体层相反的一侧的表面层，且杂质浓度比所述半导体基板的杂质浓度高；栅电极，其隔着栅绝缘膜设置于与被夹在所述第一半导体区和所述第一半导体层之间的所述第二半导体层的表面上的至少一部分相对的区域；以及第一电极，其被设置于所述第一半导体区和所述第二半导体层的表面，浓度为1×1013/cm3以上且1×1015/cm3以下的质子被注入到所述半导体基板的、从所述第一半导体层侧的表面起算2μm以上的第一区，以及所述第一半导体层的、从所述半导体基板侧的表面起算3μm以上的第二区。2.如权利要求1所记载的碳化硅半导体装置，其特征在于，浓度小于1×1013/cm3的质子被注入到所述第一半导体层的、除所述第二区以外的区域。3.如权利要求1或2所记载的碳化硅半导体装置，其特征在于，质子被注入到所述栅绝缘膜。4.如权利要求1至3中任一项所记载的碳化硅半导体装置，其特征在于，代替所述质子而注入氦。5.一种碳化硅半导体装置，其特征在于，具备：第二导电型的半导体基板；第一导电型的第一半导体层，其被设置于所述半导体基板上；第二导电型的第二半导体层，其被设置于所述第一半导体层的、与所述半导体基板侧相反的一侧；第一导电型的第一半导体区，其被选择性地设置于所述第二半导体层的、与所述第一半导体层相反的一侧的表面层，且杂质浓度比所述第一半导体层的杂质浓度高；以及栅电极，其隔着栅绝缘膜设置于与被夹在所述第一半导体区和所述第一半导体层之间的所述第二半导体层的表面上的至少一部分相对的区域，质子被注入到所述半导体基板的、从所述第一半导体层侧的表面起算为第一预定深度的第一区，所述第一半导体层的、从所述半导体基板侧的表面起算为第二预定深度的第二区，所述第一半导体层的、从所述第二半导体层侧的表面起算为第三预定深度的第三区，以及所述第二半导体层的、从所述第一半导体层侧的表面起算为第四预定深度的第四区。6.一种碳化硅半导体装置的制造方法...

【专利技术属性】
技术研发人员：藤本卓巳，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：日本,JP