一种基于GaAs HBT工艺的多模分频器制造技术

本发明专利技术公开了一种基于GaAs HBT工艺的多模分频器，包括n级级联的双模÷2/3单元，每一级都相同，前级的时钟输出信号作为次级的时钟输入信号，次级的模式输出信号作为前级的模式控制输入信号；第一级的时钟输入信号从外部输入，第一级的模式输出信号接外部；第n级的模式控制输入信号从外部输入，第n级的时钟输出信号接外部。本发明专利技术采用GaAs HBT工艺设计，双模÷2/3单元包括四个触发器和三个或门，能减小传输延迟而提升分频器的工作速率；主从触发器的结构采用单电源供电，能极大地减小分频器的功耗，同时可减小芯片的面积和增加输出信号的稳定性；本发明专利技术能很好的用于GaAs HBT工艺下的捷变频和小数分频源中。

A Multimode Divider Based on GaAs HBT Technology

The invention discloses a multi-mode frequency divider based on GaAs HBT process, which comprises n-stage cascaded dual-mode 2/3 units, each stage being the same, the clock output signal of the former stage is used as the clock input signal of the second stage, and the mode output signal of the second stage is used as the mode control input signal of the former stage; the clock input signal of the first stage is input from the outside, and the mode output signal of the first stage is connected with the outside; The mode control input signal of the nth stage is input from the outside, and the clock output signal of the nth stage is connected with the outside. The invention adopts GaAs HBT process design, and the dual-mode_2/3 unit includes four flip-flops and three or gates, which can reduce transmission delay and increase the working speed of frequency divider; the structure of master-slave flip-flop is powered by a single power supply, which can greatly reduce the power consumption of frequency divider, at the same time reduce the area of chip and increase the stability of output signal; the invention can be well used in GaAs HBT process. Down agile frequency and fractional frequency source.

【技术实现步骤摘要】
一种基于GaAsHBT工艺的多模分频器
本专利技术涉及多模分频器，具体是涉及一种基于GaAsHBT工艺下的多模分频器。
技术介绍
频率源作为无线通信射频前端的一个关键模块，被喻为整个通信系统中的“心脏”，很大程度上制约着整个通信技术的发展。而分频器作为频率源的重要部件，是频率源中工作在最高频率的模块之一，其限制着整个频率源的工作频率和功耗。多模分频器的功耗、速率、分频范围是非常重要的指标，研究者希望在保证分频器实现正常分频功能的前提下，尽可能减小分频器的功耗和提升其工作速率。现有文献和技术中，实现可编程的多模分频器大多都是基于Si/SiGe工艺，而用GaAsHBT(砷化镓异质结双极型晶体管)工艺实现多模分频器并不多见，这使得此类分频器的研究成为射频微波、毫米波电路与系统的一个研究重点和难点。GaAs工艺具有加工成本低、抗辐照性能好以及噪声小等优点，但是由于其在功耗、工作速率以及设计灵活性方面的劣势，使得采用该种工艺设计多模分频器需要面临更多的挑战。可编程的分频器通常由多级的双模预分频器级联实现。因此，低功耗的双模预分频器的设计是整个多模分频器的关键。在现有文献中，分频器的实现主要有以下几种方式。研究者Wang，S.Y通过减小双模预分频器中的锁存器的工作电流，极大地减小了整个分频器的功耗。参见文献Wang,S.Y.,Wu,X.L.,Wu,J.H.,andZhang,M,“Lowpowerdesignofmulti-modulusprogrammablefrequencydivider,"ElectronicLetters,vol.45,pp.1017-1019,2009。研究者Ray,M.通过5个双模分频器级联的形式实现了一个多模分频器，该分频器可实现分频比为128-159的步进为1的分频。参见文献Ray,M.，Souder,W.，Ratcliff,M.，Dai,F.,andIrwin,J.D.:‘A13GHzLowPowerMulti-ModulusDividerImplementedin0.13μmSiGeTechnology’,IEEETopicalMeetingonSiliconMonolithicIntegratedCircuitsinRFSystems,2009,pp.1-4。研究人员Tseng,S.C基于采样保持电路的形式，实现了占空比为50％的分频器。参见文献Tseng,S.C.,Meng,C.C.,andChen,W.Y,“SSHandSHHGaInP/GaAsHBTdivide-by-3prescalerswithtrue50％dutycycle,”ElectronicLetters,vol.42,pp.796-797,2006。第一种分频器虽然可以实现多模分频，同时功耗得到了极大地改善，但是由于文献中提到的方法需要用到Si基CMOS差分对管，因此不能用于常规的GaAs工艺中。第二种分频器虽然是基于GaAsHBT工艺实现的，但是其分频比是固定不可变的，仍然不能用于捷变频和小数分频频率综合器中。第三种分频器采用的是SiGe工艺，并且其双模预分频器用的是触发器和与门实现的结构，该种结构会增加传输延时，而降低其工作速率。此外，以上三种方法中的基本逻辑单元都是基于单一的锁存器，这就难免会增加输出信号的不稳定性。故这三种方法都有自身的局限性。
技术实现思路
针对上述技术缺陷，为了既能实现可变的分频比，又具有较低的功耗，本专利技术提出了一种基于GaAsHBT工艺的多模分频器，该多模分频器具有高速率以及低功耗等特点，可以很好地用于GaAsHBT工艺下的捷变频和小数分频频率源中。本专利技术的技术方案如下：一种基于GaAsHBT工艺的多模分频器，其特征在于：采用GaAsHBT工艺制作包括n级级联的双模÷2/3单元，每一级双模÷2/3单元都相同，前一级双模÷2/3单元的时钟输出信号作为次级双模÷2/3单元的时钟输入信号，次级双模÷2/3单元的模式输出信号作为前一级双模÷2/3单元的模式控制输入信号；第一级双模÷2/3单元的时钟输入信号从外部单元输入，第一级双模÷2/3单元的模式输出信号接外部单元；第n级双模÷2/3单元的模式控制输入信号从外部单元输入，第n级双模÷2/3单元的时钟输出信号接外部单元；其中，n≥1。对于每级双模÷2/3单元：(1)模式控制输入Mod_in为高电平，分频控制输入PB为低电平；或者，当模式控制输入Mod_in为高电平，分频控制输入PB为高电平；或者，当模式控制输入Mod_in为低电平，分频控制输入PB为高电平时：所述双模÷2/3单元可简化为两个触发器的级联，此时实现除2分频；(2)当模式控制输入Mood_in和分频控制输入PB均为低电平时，所述双模÷2/3单元可简化为四个触发器一个或门的级联，此时实现除3分频。因此对于所述整个多模分频器实现的分频比可由以下公式表示：其中：Tout表示输出信号的周期，Tin表示输入信号的周期，PB0、PB1、……PBn-1分别表示分频器的分频控制输入，n为÷2/3单元的总级数。所述双模÷2/3单元采用的是射极耦合逻辑(Emitter-coupledLogic，缩写ECL)结构实现，其结构包括四个触发器和三个或门。为了减小信号的传输延时，可将或门嵌入到触发器中。所述双模÷2/3单元的结构采用主触发器和从触发器的结构，用以提升输出的稳定性。传统结构主从触发器的采样电路部分和保持电路部分使用不同的输入时钟信号控制，总共需要14个晶体管，其中至少包括2个作为尾电流源的大尺寸晶体管。本专利技术设计的主从触发器，其采样电路部分和保持电路部分均使用同一个时钟信号控制。所述双模÷2/3单元的主触发器和从触发器可以采用单电源供电，不仅可以大幅减小整个分频器的功耗，同时可以有效的减小整个芯片的面积。本专利技术采用GaAsHBT工艺设计并实现，其中对双模÷2/3单元进行了改进，采用四个触发器和三个或门构成，这种结构有利于减小传输延迟而提升分频器的工作速率；这种双模÷2/3单元采用的是主从触发器，能够实现单电源供电，这样不仅能极大地减小分频器的功耗，同时可以减小芯片的面积和增加输出信号的稳定性。最后，正是基于对双模÷2/3单元和触发器结构的改变，使得该多模分频器的功耗和工作速率都得到了改善，同时具备更小的面积；该多模分频器能够很好的用于GaAsHBT工艺下的捷变频和小数分频源中。附图说明图1为本专利技术的拓扑结构示意图。图2为传统的÷2/3单元结构示意图。图3为本专利技术中采用的÷2/3单元结构示意图。图4为本专利技术中的÷2/3单元实现初2分频时的简化电路结构示意图。图5为本专利技术中的÷2/3单元实现初3分频时的简化电路结构示意图。图6为传统的主从触发器的结构示意图。图7为本专利技术的主从触发器的结构示意图。图8为本专利技术工作时，输入频率为6GHz，实现256分频的仿真结果示意图。图9为本专利技术工作时，输入频率为7GHz，实现511分频的仿真结果示意图。具体实施方式一种基于GaAsHBT工艺的多模分频器，包括n级级联的双模÷2/3单元，每一级双模÷2/3单元都相同，前一级双模÷2/3单元的时钟输出信号作为次级双模÷2/3单元的时钟输入信号，次级双模÷2/3单元的模式输出信号作为前一级双模÷2/3单元本文档来自技高网...

【技术保护点】
1.一种基于GaAs HBT工艺的多模分频器，其特征在于：包括n级级联的双模÷2/3单元，每一级双模÷2/3单元都相同，前一级双模÷2/3单元的时钟输出信号作为次级双模÷2/3单元的时钟输入信号，次级双模÷2/3单元的模式输出信号作为前一级双模÷2/3单元的模式控制输入信号；第一级双模÷2/3单元的时钟输入信号从外部单元输入，第一级双模÷2/3单元的模式输出信号接外部单元；第n级双模÷2/3单元的模式控制输入信号从外部单元输入，第n级双模÷2/3单元的时钟输出信号接外部单元；其中，n≥1。

【技术特征摘要】
1.一种基于GaAsHBT工艺的多模分频器，其特征在于：包括n级级联的双模÷2/3单元，每一级双模÷2/3单元都相同，前一级双模÷2/3单元的时钟输出信号作为次级双模÷2/3单元的时钟输入信号，次级双模÷2/3单元的模式输出信号作为前一级双模÷2/3单元的模式控制输入信号；第一级双模÷2/3单元的时钟输入信号从外部单元输入，第一级双模÷2/3单元的模式输出信号接外部单元；第n级双模÷2/3单元的模式控制输入信号从外部单元输入，第n级双模÷2/3单元的时钟输出信号接外部单元；其中，n≥1。2.根据权利要求1所述的基于GaAsHBT工艺的多模分频器，其特征在于，对于每级双模÷2/3单元：当模式控制输入Mod_in为高电平，分频控制输入PB为低电平；或者，当模式控制输入Mod_in为高电平，分频控制输入PB为高电平；或者，当模式控制输入Mod_in为低电平，分频控制输入PB为高电平时：所述双模÷2/3单元简化为两个触发器的级联，此时实现除2分频。3.根据权利要求1所述的基于GaAsHBT工艺的多模分...

【专利技术属性】
技术研发人员：夏鑫淋，程序，陈凤军，韩江安，张亮，罗显虎，邓贤进，
申请(专利权)人：中国工程物理研究院电子工程研究所，
类型：发明
国别省市：四川,51