鳍式场效晶体管(FinFET)装置结构制造方法及图纸

本公开提供一种鳍式场效晶体管装置结构。鳍式场效晶体管装置结构包括在鳍结构上形成栅极结构和在鳍结构上形成源极/漏极接触结构。鳍式场效晶体管装置结构也包括在源极/漏极接触结构上形成源极/漏极导电插塞，且源极/漏极导电插塞包括第一阻障层和第一导电层。鳍式场效晶体管装置结构包括在栅极结构上形成栅极接触结构，且栅极接触结构包括第二阻障层和第二导电层。鳍式场效晶体管装置结构包括第一隔离层围绕源极/漏极导电插塞，且第一阻障层在第一隔离层和第一导电层之间。第二隔离层围绕栅极接触结构，且第二阻障层在第二隔离层和第二导电层之间。

FinFET Device Structure

The present disclosure provides a fin type field effect transistor device structure. The fin-type field effect transistor device structure consists of a grid structure formed on the fin structure and a source/drain contact structure formed on the fin structure. The fin-type field effect transistor device structure also includes the formation of a source/drain conductive plug on the source/drain contact structure, and the source/drain conductive plug includes a first barrier layer and a first conductive layer. The fin-type field effect transistor device structure includes a gate contact structure formed on the gate structure, and the gate contact structure includes a second barrier layer and a second conductive layer. The fin-type field effect transistor device structure includes a first isolation layer conducting plug around the source/drain electrode, and a first barrier layer between the first isolation layer and the first conduction layer. The second barrier layer surrounds the gate contact structure, and the second barrier layer is between the second barrier layer and the second conductive layer.

【技术实现步骤摘要】
鳍式场效晶体管(FinFET)装置结构
本公开涉及一种半导体结构的制造方法，且特别有关于隔离层结构及其制造方法。
技术介绍
半导体装置用于各种电子应用，例如个人电脑、手机、数码相机、和其他电子设备。半导体装置的制造通常通过在半导体基底上按序沉积绝缘或介电层、导电层、和半导体材料层，并使用微影技术来图案化各种材料层以在其上形成电路元件部分。许多集成电路通常在单一半导体晶圆上制造，且芯片上的各别晶粒沿着集成电路间的切割道切割而被单粒化。例如在多芯片封装模块或在其他类型的封装中，个别晶粒通常被分开来封装。随着半导体工业发展进入纳米技术工艺节点以追求更高的装置密度、优选的性能、和更低的成本，来自制造和设计问题的挑战产生了三维设计的发展，例如鳍式场效晶体管(finfieldeffecttransistor，FinFET)。FinFET的制造具有从基底延伸的薄垂直式”鳍片”(或鳍结构)。在垂直的鳍片中形成FinFET的通道，栅极则提供在鳍片上。FinFET的优点可包括减少短通道效应并提供更高的电流。
技术实现思路
本公开包括一种鳍式场效晶体管装置结构，此结构包括在鳍结构上形成栅极结构，在鳍结构上形成源极/漏极接触结构，在源极/漏极接触结构上形成源极/漏极导电插塞，其中源极/漏极导电插塞包括第一阻障层和第一导电层，在栅极结构上形成栅极接触结构，其中栅极接触结构包括第二阻障层和第二导电层，第一隔离层围绕源极/漏极导电插塞，其中第一阻障层在第一隔离层和第一导电层之间，以及第二隔离层围绕栅极接触结构，其中第二阻障层在第二隔离层和第二导电层之间。本公开包括一种鳍式场效晶体管装置结构，此结构包括在基底上形成鳍结构，在鳍结构上形成栅极结构，邻近于栅极结构形成源极/漏极接触结构，在源极/漏极接触结构上形成源极/漏极导电插塞，其中源极/漏极导电插塞电性连接到源极/漏极接触结构，在源极/漏极导电插塞侧壁表面上形成第一隔离层，其中第一隔离层由高介电常数介电材料形成，在栅极结构上形成栅极接触结构，其中栅极接触结构电性连接到栅极结构，以及在栅极接触结构侧壁表面上形成第二隔离层，其中第二隔离层由介电常数介电材料形成。本公开包括一种鳍式场效晶体管装置结构的方法，此方法包括在鳍结构上形成栅极结构，邻近于栅极结构形成源极/漏极接触结构，在栅极结构和源极/漏极接触结构上形成介电层，在介电层中形成第一凹槽和第二凹槽，其中第一凹槽在源极/漏极接触结构上，且第二凹槽在栅极结构上，在第一凹槽的侧壁表面上形成第一隔离层和在第二凹槽的侧壁表面上形成第二隔离层，在第一隔离层上形成源极/漏极导电插塞，其中源极/漏极导电插塞包括第一阻障层和第一导电层，且第一阻障层在第一隔离层和第一导电层之间，以及在第二隔离层上形成栅极接触结构，其中栅极接触结构包括第二阻障层和第二导电层，且第二阻障层在第二隔离层和第二导电层之间。附图说明当结合附图阅读时，从以下详细描述中可以最好地理解本公开的各面向。应注意的是，依据在业界的标准做法，各种部件并未按照比例绘制。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本公开的部件。根据本公开的一些实施例，图1A-1L显示形成FinFET装置结构的各阶段的透视图。根据本公开的一些实施例，图2A-2G显示在图1J显示的FinFET装置结构之后形成FinFET装置结构的各阶段的剖面图。根据本公开的一些实施例，图2H显示改良的FinFET装置结构的剖面图。根据本公开的一些实施例，图3显示改良的FinFET装置结构的剖面图。根据本公开的一些实施例，图4显示改良的FinFET装置结构的剖面图。根据本公开的一些实施例，图5显示改良的FinFET装置结构的剖面图。根据本公开的一些实施例，图6显示改良的FinFET装置结构的剖面图。根据本公开的一些实施例，图7显示FinFET装置结构的俯视图。根据本公开的一些实施例，图8显示图7的区域A的放大剖面图。附图标记说明：102～基底；104～介电层；106～遮罩层；108～光阻层；110～鳍结构；112～绝缘层；114～隔离结构；116～虚设栅极介电层；120～虚设栅极结构；122～栅极间隔层；124～源极/漏极结构；128～ILD结构；130～沟槽；134～第一栅极介电层；136～功函数层；138～栅极电极层；140～栅极结构；142～第一介电层；143～沟槽；144～粘着层；146～金属层；148～源极/漏极接触结构；150～蚀刻终止层；151～第一凹槽；152～第二介电层；153～第二凹槽；154～隔离材料；156～第一隔离层；157～第一孔洞；158～第二隔离层；159～第二孔洞；162～阻障层；164～第二导电层；166～源极/漏极导电插塞；168～栅极接触结构；H1～第一高度；H2～第二高度；D1～深度；T1～厚度；W1～第一底部宽度；W2～第二底部宽度；W3～第三宽度；W4～第四宽度；d1～第一距离；d2～第二距离；R1～第一半径；R2～第二半径。具体实施方式以下内容提供了很多不同的实施例或范例，用于实现本公开实施例的不同部件。组件和配置的具体实施例或范例描述如下，以简化本公开实施例。当然，这些仅仅是范例，并非用以限定本公开实施例。叙述中若提及第一部件形成于第二部件之上，可能包含形成第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不直接接触的实施例。另外，本公开实施例可能在许多范例中重复元件符号及/或字母。这些重复是为了简化和清楚的目的，其本身并非代表所讨论各种实施例及/或配置之间有特定的关系。本文描述了各种实施例。在各种视图及说明性实施例中，相似的元件是以相似的标号所描述。应理解的是，可在本文所述的方法之前、中、后提供额外的操作，且在本方法其他实施例中可替换或减去所述的一些操作。可通过任何适当的方法将鳍片图案化。举例而言，鳍片的图案化可使用一或多道微影工艺，其包含双重图案化或多重图案化工艺。一般而言，双重图案化或多重图案化工艺结合微影技术和自对准(self-aligned)工艺，使得将产生的图案，例如其节距(pitch)小于使用单一且直接微影工艺所得到的图案。举例而言，在一实施例中，在基底之上形成牺牲层，且使用微影工艺将牺牲层图案化。使用自对准工艺沿着图案化牺牲层侧边形成间隔物。接着移除牺牲层。然后移除牺牲层，并且之后剩余的间隔物可用于将鳍片图案化。以下提供用于形成鳍式场效晶体管(finfieldeffecttransistor，FinFET)装置结构的实施例。根据本公开的一些实施例，图1A-1L显示形成FinFET装置结构100a的各阶段的透视图。参考图1A，以下提供基底102。基底102可由硅或其他半导体材料形成。基底102可替代地或额外地包括其他元素半导体材料，例如锗。在一些实施例中，基底102由化合物半导体形成，例如碳化硅、砷化镓、砷化铟、或磷化铟。在一些实施例中，基底102由合金半导体形成，例如硅锗、碳化硅锗、磷化镓砷、或磷化镓铟。在一些实施例中，基底102包括外延层。例如，基底102具有覆盖在整块半导体上的外延层。之后，在基底102上形成介电层104和遮罩层106，且在遮罩层106上形成光阻层108。可通过图案化工艺来图案化光阻本文档来自技高网...

【技术保护点】
1.一种鳍式场效晶体管装置结构，包括：一栅极结构，形成在一鳍结构上；一源极/漏极接触结构，形成在该鳍结构上；一源极/漏极导电插塞，形成在该源极/漏极接触结构上，其中该源极/漏极导电插塞包括一第一阻障层和一第一导电层；一栅极接触结构，形成在该栅极结构上，其中该栅极接触结构包括一第二阻障层和一第二导电层；一第一隔离层，围绕该源极/漏极导电插塞，其中该第一阻障层在该第一隔离层和该第一导电层之间；以及一第二隔离层，围绕该栅极接触结构，其中该第二阻障层在该第二隔离层和该第二导电层之间。

【技术特征摘要】
2017.11.16 US 62/586,968;2018.04.27 US 15/964,7421.一种鳍式场效晶体管装置结构，包括：一栅极结构，形成在一鳍结构上；一源极/漏极接触结构，形成在该鳍结构上；一源极/漏极导电插塞，形成在该源极...

【专利技术属性】
技术研发人员：张中怀，王朝勋，赵高毅，王美匀，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71