半导体结构制造技术

提供半导体结构及其形成方法，半导体结构包含栅极结构、源极/漏极结构、第一接触插塞和第一通孔插塞。栅极结构位于鳍结构上方。源极/漏极结构位于鳍结构中，并与栅极结构相邻。第一接触插塞位于源极/漏极结构上方。第一通孔插塞位于第一接触插塞上方，第一通孔插塞包含第一组IV元素。

Semiconductor structure

Semiconductor structure and its forming method are provided. Semiconductor structure includes gate structure, source/drain structure, first contact plug and first through plug. The grid structure is located above the fin structure. The source/drain structure is located in the fin structure and adjacent to the grid structure. The first contact plug is located above the source/drain structure. The first through plug is located above the first contact plug, and the first through plug contains the first set of IV elements.

【技术实现步骤摘要】
半导体结构
本专利技术实施例涉及半导体技术，且特别涉及半导体结构。
技术介绍
半导体集成电路(integratedcircuit，IC)工业已经历了快速成长。在集成电路材料和设计上的技术进步产生了数代集成电路，每一代都比前一代具有更小且更复杂的电路。然而，这些进步增加了加工与制造集成电路的复杂性，且为了实现这些进步性，在加工与制造集成电路上需要相似的发展。在集成电路的发展史中，功能密度(即每一芯片区互连的装置数目)增加，同时几何尺寸(即制造过程中所产生的最小的组件)缩小。尽管在材料和制造方面具有突破性的进展，但是将平面装置(例如金属氧化物半导体场效晶体管(metal-oxide-semiconductorfieldeffecttransistor，MOSFET))微缩化仍具挑战性。为了克服这些挑战，电路设计者寻求新颖的结构来提供改善的效能，因此造就三维设计的发展，例如鳍式场效晶体管(finfieldeffecttransistor，FinFET)。鳍式场效晶体管被制造为有着从基底向上延伸的薄垂直“鳍”(或鳍结构)。鳍式场效晶体管的通道形成于此垂直鳍中。在鳍上方提供栅极，使栅极从多个侧面控制通道。鳍式场效晶体管的优点可包含减少短通道效应，减少漏电，以及提高电流。然而，由于部件(feature)尺寸持续缩减，制造工艺持续变得更加难以进行。因此，形成越来越小尺寸的可靠的包含鳍式场效晶体管的半导体结构是个挑战。
技术实现思路
在一些实施例中，提供半导体结构，半导体结构包含栅极结构，位于鳍结构上方；源极/漏极结构，位于鳍结构中，并与栅极结构相邻；第一接触插塞，位于源极/漏极结构上方；以及第一通孔插塞，位于第一接触插塞上方，其中第一通孔插塞包含第一组IV元素。在一些其他实施例中，提供半导体结构，半导体结构包含栅极结构，位于鳍结构上方；源极/漏极结构，位于鳍结构中，并与栅极结构相邻；介电层，位于栅极结构和源极/漏极结构上方；以及通孔插塞穿透介电层，其中通孔插塞包含第一组IV元素，且介电层包含第二组IV元素。在另外一些实施例中，提供半导体结构的形成方法，此方法包含在鳍结构上方形成栅极结构；在鳍结构中且与栅极结构相邻处形成源极/漏极结构；在源极/漏极结构上方形成接触插塞；在接触插塞上方形成介电层；在介电层中形成开口，以暴露出接触插塞；沉积金属材料以填充开口；将第一组IV元素布植于金属材料中；以及移除在介电层的顶表面的上的金属材料的部分，以在接触插塞上方形成通孔插塞。附图说明根据以下的详细说明并配合说明书附图可以更加理解本专利技术实施例。应注意的是，根据本产业的标准惯例，图示中的各种部件并未必按照比例绘制。事实上，可能任意的放大或缩小各种部件的尺寸，以做清楚的说明。图1为依据一些实施例的简化的鳍式场效晶体管(FinFET)的范例的三维视图。第2A-2I图为依据一些实施例的沿图1的线A-A’，形成半导体结构的工艺的各种阶段的剖面示意图。附图标记列表200基底204鳍结构205、208、263、278A、278B、278C顶表面206隔离区207第一隔离区210、243A、243B、261、277A、277B、277C底表面218、218A、218B、218C栅极间隙壁220、220A、220B源极/漏极结构221接触蚀刻停止层222、226、262介电层232A、232B、232C、264A、264B、264C开口233A、233B、233C、265A、265B、265C侧壁表面240A、240B、240C源极/漏极硅化物层242A、242B、242C粘着层244A、244B、244C接触插塞252、252A、252B、252C栅极介电层254、254A、254B、254C栅极电极层255A、255B、255C侧壁256、256A、256B、256C栅极结构260蚀刻停止层266金属材料270法线272布植工艺274第一组IV元素276A、276B、276C通孔插塞284颈部350A第一区350B第二区350C第三区500、500A、500B鳍式场效晶体管500C输入/输出装置600半导体结构θ1、θ2角度具体实施方式要了解的是以下的公开内容提供许多不同的实施例或范例，以实施提供的主体的不同部件。以下叙述各个构件及其排列方式的特定范例，以求简化公开内容的说明。当然，这些仅为范例并非用以限定本专利技术。例如，以下的公开内容叙述了将一第一部件形成于一第二部件之上或上方，即表示其包含了所形成的上述第一部件与上述第二部件是直接接触的实施例，亦包含了尚可将附加的部件形成于上述第一部件与上述第二部件之间，而使上述第一部件与上述第二部件可能未直接接触的实施例。此外，公开内容中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。再者，为了方便描述附图中一元件或部件与另一(多个)元件或(多个)部件的关系，可使用空间相关用语，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及类似的用语。除了附图所示出的方位之外，空间相关用语也涵盖装置在使用或操作中的不同方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。以下描述本专利技术一些实施例。可提供额外的操作于这些实施例描述的阶段之前、这些实施例描述的阶段中及/或这些实施例描述的阶段之后。对于不同的实施例，可取代或消除所述的一些阶段。可将额外的部件增加至半导体装置结构。对于不同的实施例，可取代或消除以下所述的一些部件。虽然以特定顺序进行操作来讨论一些实施例，但是可以其他逻辑顺序进行这些操作。可通过任何合适的方法将鳍图案化。举例来说，鳍可通过使用一个或多个光刻工艺(包含双重图案化或多重图案化工艺)来图案化。一般来说，双重图案化或多重图案化工艺结合了光刻和自对准工艺，以创造具有较小间距的图案，举例来说，此图案具有比使用单一直接光刻工艺可获得之间距更小的图案。举例来说，在一实施例中，牺牲层形成于基底上方并通过使用光刻工艺图案化。间隔物通过使用自对准工艺形成于图案化牺牲层旁边。接着，移除牺牲层，且可接着使用剩下之间隔物将鳍图案化。图1显示依据一些实施例的简化的鳍式场效晶体管(FinFET)500的范例的三维(three-dimensional，3D)视图。关于图1未被示出或描述的其他方面可由以下附图和说明书描述明显表示。每个鳍式场效晶体管500包含鳍结构204的一部分在基底200上。基底200的鳍结构204突出于基底200上的隔离区206(例如浅沟槽隔离结构)的顶表面208之上。此外，鳍结构204可形成于相邻的隔离区206之间。每个鳍式场效晶体管500包含位于鳍结构204上方的栅极结构256。栅极结构256可包含栅极介电层252和栅极电极层254。栅极介电层252可沿鳍结构204的侧壁以及鳍结构204的顶表面上方设置，且栅极电极层254可设置于栅极介电层252上方。栅极间隙壁218可沿栅极介电层252的侧壁设置。每个鳍式场效晶体管500包含源极/漏极结构220相对于栅极介电层252和栅极电极层254设置于鳍结构204的两侧区域中。图1更显示沿线A-A’的参考剖面，其用于本文档来自技高网...

【技术保护点】
1.一种半导体结构，包括：一栅极结构，位于一鳍结构上方；一源极/漏极结构，位于该鳍结构中，并与该栅极结构相邻；一第一接触插塞，位于该源极/漏极结构上方；以及一第一通孔插塞，位于该第一接触插塞上方，其中该第一通孔插塞包括一第一组IV元素。

【技术特征摘要】
2017.11.17 US 62/587,628;2018.06.28 US 16/021,2161.一种半导体结构，...

【专利技术属性】
技术研发人员：谢东伯，刘书豪，刘虹志，黄净惠，黄玠瑝，谭伦光，张惠政，陈亮吟，陈国儒，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71