半导体装置结构的形成方法制造方法及图纸

本公开涉及一种半导体装置结构的结构和形成方法，包括在半导体基底上形成鳍结构以在鳍结构上形成栅极堆叠。此方法也包括在鳍结构上形成外延结构。此方法还包括在外延结构上形成介电层以及在介电层中形成开口以暴露出外延结构。另外，方法包括在外延结构中形成改质区。改质区的结晶度比外延结构的内部低，且沿着外延结构的整个暴露表面延伸。此方法也包括在外延结构上形成半导体‑金属化合物区。全部或部分的改质区被转变为半导体‑金属化合物区。

Formation Method of Semiconductor Device Structure

The present disclosure relates to a structure and forming method of a semiconductor device structure, including forming fin structures on a semiconductor substrate to form grid stacks on the fin structure. This method also includes the formation of an epitaxy on the fin structure. The method also includes forming a dielectric layer on the epitaxial structure and forming an opening in the dielectric layer to expose the epitaxial structure. In addition, the method includes forming a modification zone in the epitaxy structure. The crystallinity of the modified zone is lower than that of the inside of the epitaxial structure and extends along the whole exposed surface of the epitaxial structure. The method also includes the formation of a semiconductor-metal compound region on the epitaxial structure. All or part of the modification zone is transformed into a semiconductor-metal compound zone.

【技术实现步骤摘要】
半导体装置结构的形成方法
本公开涉及一种半导体集成电路的制造方法，特别涉及改质区结构及其制造方法。
技术介绍
半导体集成电路(integratedcircuit，IC)行业历经了快速成长。IC材料和设计的技术演进已经产生了好几代IC。每一代的电路都比前一代更小、更复杂。在IC演变过程中，功能性密度(例如：每芯片面积的互连装置数目)通常增加，而几何尺寸(例如：可使用制造流程生产的最小元件(或线路))则减小。这种微缩过程通常通过提高生产效率和降低相关成本来提供益处。然而，这些演进增加了处理和制造IC的复杂性。由于部件尺寸持续减小，制造过程持续变得更难以执行。因此，在越来越小的尺寸下形成可靠的半导体装置是一个挑战。
技术实现思路
本公开包括一种半导体装置结构的形成方法。上述方法包括：在半导体基底上形成鳍结构；在鳍结构上形成栅极堆叠；在鳍结构上形成外延(磊晶)结构，其中外延结构邻近于栅极堆叠；在外延层和栅极堆叠上形成介电层；在介电层中形成开口以暴露外延结构；在外延结构中形成改质区，其中改质区的结晶度比外延结构的内部低，且改质区沿着外延结构的整个暴露表面延伸；在外延结构上形成半导体-金属化合物区，其中改质区的至少一部分被转变为半导体-金属化合物区；以及在半导体-金属化合物区上形成导电结构，其中导电结构直接接触半导体-金属化合物区。本公开包括一种半导体装置结构的形成方法。上述方法包括：在半导体基底上形成鳍结构；在鳍结构上形成栅极堆叠；在鳍结构上形成源极/漏极结构，其中源极/漏极结构邻近于栅极堆叠；在源极/漏极结构上施加等离子体以在源极/漏极结构中形成改质区，其中改质区的结晶度比外延结构的内部低，且改质区沿着源极/漏极结构的整个暴露表面延伸；在源极/漏极结构的暴露表面上形成金属层；以及加热金属层和改质区以形成金属-半导体化合物区，其中金属-半导体化合物区沿着源极/漏极结构的暴露表面延伸。本公开包括一种半导体装置结构。上述半导体装置结构包括：在半导体基底上的鳍结构；在鳍结构上的栅极堆叠；在鳍结构上的外延结构，其中外延结构邻近于栅极堆叠，且外延结构具有面朝上的第一倾斜侧壁表面和面朝下的第二倾斜侧壁表面；导电接触件电性连接至外延结构；以及沿着第一倾斜侧壁表面和第二倾斜侧壁表面延伸且物理性隔开导电接触件和外延结构的金属-半导体化合物层。附图说明通过以下的详细描述配合说明书附图，可以更加理解本专利技术实施例的内容。需强调的是，根据产业上的标准惯例，许多部件(feature)并未按照比例绘制。事实上，为了能清楚地讨论，各种部件的尺寸可能被任意地增加或减少。图1A至图1G是根据本公开一些实施例，显示用于形成半导体装置结构的制程的各种阶段的立体图。图2A至图2F是根据本公开一些实施例，显示用于形成半导体装置结构的制程的各种阶段的剖面图。图3是根据本公开一些实施例，显示用于形成半导体装置结构的改质区的植入机台的示意图。图4A和图4B是根据本公开一些实施例，显示用于形成半导体装置结构的制程的各种阶段的剖面图。图5是根据本公开一些实施例，显示用于形成半导体装置结构的制程的中间阶段的立体图。图6是根据本公开一些实施例，显示用于形成半导体装置结构的制程的中间阶段的剖面图。附图标记说明：100～半导体基底102～沟槽104～沟槽106～鳍片106A～第一部分106B～第二部分106B1～鳍结构106B2～鳍结构106B3～鳍结构108～隔离结构110～隔离结构110A～第一部分110B～第二部分111～顶表面112～冠状结构114～连续半导体区116～栅极堆叠118～栅极介电层120～栅极电极122～间隔元件123～底表面124～源极/漏极结构124a～外延结构124b～外延结构124c～外延结构125～顶表面125p～尖峰部分125r～凹蚀的表面部分126～蚀刻终止层128～介电层130～接触开口132～改质区134～金属层136～保护层138～半导体-金属化合物层140～导电结构200～植入制程300～植入机台301～等离子体室302～基底载具304～等离子体产生器306～等离子体402a～倾斜侧壁表面402b～倾斜侧壁表面402c～倾斜侧壁表面402d～倾斜侧壁表面408～间隔元件606～上部V～孔洞G～凹沟P～顶平面T1～厚度T2～厚度T3～厚度T4～厚度T5～厚度T6～厚度T7～厚度T8～厚度T1/T2～厚度比T5/T8～厚度比具体实施方式以下公开许多不同的实施方法或是例子来实行本公开的不同部件，以下描述具体的元件及其排列的实施例以阐述本公开。当然这些实施例仅用以例示，且不该以此限定本公开的范围。例如，元件的尺寸并不限定于所公开的范围或数值，而可依制程条件及/或预期的装置性质调整。在说明书中提到第一部件形成于第二部件之上，其包括第一部件与第二部件是直接接触的实施例，另外也包括于第一部件与第二部件之间另外有其他部件的实施例，亦即，第一部件与第二部件并非直接接触。此外，本公开实施例可能重复各种示例中的附图标记及/或字母。上述重复是为了达到简化及明确的目的，而非用来限定所讨论的各种实施例及/或配置之间的关系。此外，其中可能用到与空间相关用词，例如“在……下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，这些空间相关用词是为了便于描述图示中一个(些)元件或部件与另一个(些)元件或部件之间的关系，这些空间相关用词包括使用中或操作中的装置的不同方位，以及附图中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，则其中所使用的空间相关形容词也将依转向后的方位来解释。本公开描述了一些实施例。可以在这些实施例中所描述的阶段之前、期间、及/或之后提供附加操作。对于不同的实施例，可以替换或消除所描述的一些阶段。其他部件可以被添加到半导体装置结构中。对于不同的实施例，可以替换或删除以下所描述的一些部件。尽管一些实施例的步骤以特定顺序执行，但是这些步骤也可以用其他符合逻辑的顺序来执行。本公开的实施例可涉及具有鳍片的FinFET结构。可通过任何适当的方法将鳍片图案化。例如，鳍片的图案化可使用一或多道光刻制程，其包括双重图案化或多重图案化。一般而言，双重图案化或多重图案化制程结合微影技术和自对准(self-aligned)制程，使得将产生的图案，例如其节距(pitch)小于使用单一且直接微影制程所得到的图案。举例而言，在一实施例中，在基底之上形成牺牲层，且使用微影制程将牺牲层图案化。使用自对准制程沿着图案化牺牲层侧边形成间隔物。接着移除牺牲层，并且之后剩余的间隔物可用于将鳍片图案化。然而，可以使用一或多道其他适当的制程来形成鳍片。根据本公开的一些实施例，图1A至图1G显示半导体装置结构形成的制程的各种阶段的立体图。如图1A所显示，得到或提供一种半导体基底100。在一些实施例中，半导体基底100是块状半导体基底，如半导体晶圆。例如，半导体基底100包括硅或如锗的其他元素半导体材料。半导体基底100可为未掺杂的或掺杂的(例如：p型、n型、或上述的组合)。在一些其他实施例中，半导体基底100包括化合物半导体。化合物半导体可包括碳化硅、砷化镓、砷化铟、磷化铟、一或多种其他适当的化合物半导体、或上述的组合。在一些实施例中，半导体基底100是绝本文档来自技高网...

【技术保护点】
1.一种半导体装置结构的形成方法，包括：在一半导体基底上形成一鳍结构；在该鳍结构上形成一栅极堆叠；在该鳍结构上形成一外延结构，其中该外延结构邻近于该栅极堆叠；在该外延结构和该栅极堆叠上形成一介电层；在该介电层中形成一开口以暴露该外延结构；在该外延结构中形成一改质区，其中该改质区的结晶度比该外延结构的一内部低，且该改质区沿着该外延结构的整个暴露表面延伸；在该外延结构上形成一半导体‑金属化合物区，其中该改质区的至少一部分转变为该半导体‑金属化合物区；以及在该半导体‑金属化合物区上形成一导电结构，其中该导电结构直接接触该半导体‑金属化合物区。

【技术特征摘要】
2017.11.17 US 62/587,875;2018.07.18 US 16/038,8661.一种半导体装置结构的形成方法，包括：在一半导体基底上形成一鳍结构；在该鳍结构上形成一栅极堆叠；在该鳍结构上形成一外延结构，其中该外延结构邻近于该栅极堆叠；在该外延结构和...

【专利技术属性】
技术研发人员：陈佳政，刘书豪，陈国儒，陈亮吟，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71