一种基于模型仿真的堆叠型晶体管优化栅偏压设置方法技术

本发明专利技术涉及射频集成电路技术领域，具体涉及一种基于模型仿真的堆叠型晶体管优化栅偏压设置方法，本发明专利技术将所有共栅管的漏源电压设成VDS,max，兼顾效率的考虑，输入共源管的漏源电压则由末级饱和输出及各级共栅管的增益共同确定。而要使得各个管子达到所期望的漏源电压值，就要对它们的栅极偏置电压进行优化设置。本发明专利技术的目的是使得M1管在给定VG1的前提下，与末级共栅管Mn同时进入输出饱和状态。本发明专利技术综合考虑了各种寄生效应，将VTH定义为在特定频率下，使晶体管的最大增益为0时的栅偏压。本方法具有很好的操作性，且避免了用电流的存在与否或大小数值去确定VTH所带来的较大偏差。

An Optimal Gate Bias Setting Method for Stacked Transistors Based on Model Simulation

The invention relates to the technical field of radio frequency integrated circuits, in particular to an optimized gate bias setting method of stacked transistors based on model simulation. The leakage source voltage of all cascade transistors is set to VDS, max, taking into account efficiency considerations. The leakage source voltage of input cascade transistors is determined by the final saturation output and the gain of each cascade transistor. In order to achieve the desired drain source voltage, the gate bias voltage of each tube should be optimized. The object of the present invention is to make M1 tube enter output saturation state at the same time with the last stage cascade tube Mn under the premise of given VG1. The invention considers various parasitic effects comprehensively and defines VTH as gate bias when the maximum gain of the transistor is 0 at a specific frequency. This method has good operability and avoids the large deviation caused by VTH determined by the presence or absence of current.

【技术实现步骤摘要】
一种基于模型仿真的堆叠型晶体管优化栅偏压设置方法
本专利技术涉及射频集成电路
，具体涉及一种基于模型仿真的堆叠型晶体管优化栅偏压设置方法。
技术介绍
随着4G的大规模商用，其发展已进入成熟期，面向2020年及未来的第五代移动通信(5G)已成为全球研发热点。射频功率放大器(RFPA)作为整个收发前端的核心功能模块之一，将直接影响到设备的通信质量、信号接收能力、电池续航等重要指标。采用砷化镓(GaAs)工艺的PA芯片是目前4G市场上的主流，但其成本相对较高，且不便与数字部分集成。着眼5G射频模组全集成化、微型化的发展趋势和大规模量产的市场需求，应用最为广泛的硅CMOS工艺凭借自身具有的低成本和高集成度优势而成为最佳选择。但随着CMOS工艺节点不断向纳米量级深入，越来越薄的栅氧化层使得晶体管的耐压能力逐渐下滑，从而限制PA的供电电压并增加了提升输出功率来克服5G通信中毫米波信号衰耗大、覆盖距离短的难度。为此，我们可以通过增大MOS管的尺寸以获得较高的漏端电流摆幅，但这同时会导致输入阻抗的降低，使匹配网络的设计变得复杂。而“晶体管堆叠(Stacked-FET)法”是由一个共源输入晶体管以及多个共栅晶体管串联叠加组成，于PA输出端可以实现电压摆幅的同相叠加进而提高输出能力，相比传统的单管共源结构，通过堆叠的方式还能获得更高的增益及输出阻抗，有效的克服了CMOS工艺下的各种损耗和寄生效应对PA的效率、带宽等性能指标的影响。为延长使用寿命及避免管子发生击穿现象，所有堆叠晶体管的尺寸和工作状态在理想情况下是一样的，意味着各管子应具有相同的栅源、漏源电压及所通过的电流；此外，考虑到输出功率的要求，我们一般将管子的漏源电压设成工艺所允许的最大值VDS,max，并通过外部偏置电压源的方式使晶体管工作在所期望的状态。传统堆叠型晶体管的栅偏压设置方法如图2所示：当根据应用的需要合理选择输入共源晶体管M1的栅极偏置电压VG1后，该结构其余各节点的电压随即确定，分别为：1)VD1＝VDS,max2)VG2＝VG1+VD1＝VG1+VDS,max3)VD2＝2VD1＝2VDS,max4)VGn＝VG1+(n-1)VDS,max5)VDn＝nVDS,max。
技术实现思路
针对现有技术的不足，本专利技术公开了一种基于模型仿真的堆叠型晶体管优化栅偏压设置方法，本专利技术意在提高功率放大器P1dB处的效率，达到改善通讯设备的续航时间及用户体验的目的。本专利技术通过以下技术方案予以实现：一种基于模型仿真的堆叠型晶体管优化栅偏压设置方法，其特征在于：所述设置方法包括以下步骤：S1根据应用的需要选择输入共源晶体管M1的栅极偏置电压VG1，并通过仿真选定晶体管的VTH，则过驱动电压Vod＝VG1-VTH；S2通过仿真确定共栅管Mn的电压增益为Gn；S3通过M(n-1)管的电压摆幅幅值计算M1管的电压摆幅幅值；S4在晶体管M1与Mn管同时达到饱和时，确定晶体管M1的漏极电压V1；S5根据选定的VG1，基于模型仿真确定各级共栅晶体管的偏置电压并推导出取得较高效率时的电源电压Vdd；S6通过电阻分压网络分别给M1及M2-Mn管提供所求得的栅极偏置电压。优选的，所述S1中，通过仿真的方式，在所设计PA的中心工作频率下，取当晶体管的最大增益为0时的栅偏压作为晶体管的VTH值。优选的，所述S2中，射频扼流圈电压Vn＝Vdd，Vn的摆幅受限于Vod，最大幅值为VDS,max-Vod，此时Mn恰好进入输出饱和状态；上下级联的共栅管间，电压摆幅比设为Gn，即共栅管Mn的电压增益为Gn。优选的，所述S3中，M(n-1)管的电压摆幅幅值为(VDS,max-Vod)/Gn，依次类推，可得M1管的电压摆幅幅值为：(VDS,max-Vod)/(Gn·...·G3G2)。优选的，所述S4中，当M1管与Mn管同时达到饱和态时，晶体管M1的漏极电压V1为：V1＝(VDS,max-Vod)/(Gn·...·G3G2)+Vod。优选的，所述S5中，由于共栅管的漏源电压均设为VDS,max，因而：Vdd＝V1+(n-1)VDS,max因：VG2-V1＝VG1-0，所以VG2＝V1+VG1＝(VDS,max-Vod)/(Gn·...·G3G2)+Vod+VG1；同理，得：VGn-V(n-1)＝VG1VGn＝VG1+V(n-1)＝VG1+V1+(n-2)VDS,max＝(VDS,max-Vod)/(Gn·...·G3G2)+Vod+VG1+(n-2)VDS,max；在VG1确定后，通过推导取得较高效率时的电源电压Vdd。本专利技术的有益效果为：本方法具有很好的操作性，且避免了用电流的存在与否或大小数值去确定VTH所带来的较大偏差，达到改善通讯设备的续航时间及用户体验的目的，具有很强的创造性。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术的原理流程图；图2是传统堆叠型晶体管的栅偏压设置方法原理图；图3是堆叠型晶体管优化栅偏压电路原理图；图4是电阻分压网络分别给M1及M2-Mn管提供栅极偏置电压的电路原理图。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。实施例1如图1所述的一种基于模型仿真的堆叠型晶体管优化栅偏压设置方法，所述设置方法包括以下步骤：S1根据应用的需要选择输入共源晶体管M1的栅极偏置电压VG1，并通过仿真选定晶体管的VTH，则过驱动电压Vod＝VG1-VTH；S2通过仿真确定共栅管Mn的电压增益为Gn；S3通过M(n-1)管的电压摆幅幅值计算M1管的电压摆幅幅值；S4在晶体管M1与Mn管同时达到饱和时，确定晶体管M1的漏极电压V1；S5根据选定的VG1，基于模型仿真确定各级共栅晶体管的偏置电压并推导出取得较高效率时的电源电压Vdd；S6通过电阻分压网络分别给M1及M2-Mn管提供所求得的栅极偏置电压。当晶体管漏端电压摆幅足够大，使得其最低点值小于过驱动电压Vod(overdrivevoltage)，即VDS<Vod＝VGS-VTH(VTH为晶体管的阈值电压)时，晶体管有部分时间将工作在三极管区，从此增益开始压缩，输出功率逐渐趋于饱和。一般我们将VTH定义为当晶体管的栅偏压增大到恰好使晶体管导通，即出现漏极电流时的电压值；然而，实际上只要栅偏压不降至0，晶体管就会存在一定的直流量而影响了我们对VTH的判定。本专利技术综合考虑了各种寄生效应，将VTH定义为在特定频率(即PA的工作频率)下，使晶体管的最大增益为0时的栅偏压，这样就可以基于代工厂提供的PDK(ProcessDesignKit)模型文件对所选定的晶体管通过仿真的方法便捷地求得所需的VTH。本方法具有很好的操作性，且避免了用电流的存在与本文档来自技高网...

【技术保护点】
1.一种基于模型仿真的堆叠型晶体管优化栅偏压设置方法，其特征在于：所述设置方法包括以下步骤：S1根据应用的需要选择输入共源晶体管M1的栅极偏置电压VG1，并通过仿真选定晶体管的VTH，则过驱动电压Vod＝VG1‑VTH；S2通过仿真确定共栅管Mn的电压增益为Gn；S3通过M(n‑1)管的电压摆幅幅值计算M1管的电压摆幅幅值；S4在晶体管M1与Mn管同时达到饱和时，确定晶体管M1的漏极电压V1；S5根据选定的VG1，基于模型仿真确定各级共栅晶体管的偏置电压并推导出取得较高效率时的电源电压Vdd；S6通过电阻分压网络分别给M1及M2‑Mn管提供所求得的栅极偏置电压。

【技术特征摘要】
1.一种基于模型仿真的堆叠型晶体管优化栅偏压设置方法，其特征在于：所述设置方法包括以下步骤：S1根据应用的需要选择输入共源晶体管M1的栅极偏置电压VG1，并通过仿真选定晶体管的VTH，则过驱动电压Vod＝VG1-VTH；S2通过仿真确定共栅管Mn的电压增益为Gn；S3通过M(n-1)管的电压摆幅幅值计算M1管的电压摆幅幅值；S4在晶体管M1与Mn管同时达到饱和时，确定晶体管M1的漏极电压V1；S5根据选定的VG1，基于模型仿真确定各级共栅晶体管的偏置电压并推导出取得较高效率时的电源电压Vdd；S6通过电阻分压网络分别给M1及M2-Mn管提供所求得的栅极偏置电压。2.根据权利要求1所述的基于模型仿真的堆叠型晶体管优化栅偏压设置方法，其特征在于：所述S1中，通过仿真的方式，在所设计PA的中心工作频率下，取当晶体管的最大增益为0时的栅偏压作为晶体管的VTH值。3.根据权利要求1所述的基于模型仿真的堆叠型晶体管优化栅偏压设置方法，其特征在于：所述S2中，射频扼流圈电压Vn＝Vdd，Vn的摆幅受限于Vod，最大幅值为VDS,max-Vod，此时Mn恰好进入输出饱和状态；上下级联的共栅管间，电压摆幅比设为Gn，即共栅管Mn的电压增益为Gn。4...

【专利技术属性】
技术研发人员：彭林，章国豪，
申请(专利权)人：广东工业大学，
类型：发明
国别省市：广东,44