集成电路制造方法技术

技术编号:21184860 阅读:35 留言:0更新日期:2019-05-22 15:28
本公开提供一种集成电路制造方法。此方法包括接收一集成电路设计布局;对集成电路设计布局执行一光学邻近校正(OPC)程序,以产生一校正后的集成电路设计布局;以及使用一机器学习演算法验证校正后的集成电路设计布局。光学邻近校正后验证包括使用机器学习演算法以识别校正后的集成电路设计布局的一或多个第一特征;将识别后的一或多个第一特征与一数据库进行比较,其中数据库包括多个第二特征;以及基于与上述第二特征关联的数据库中的多个标签来验证校正后的集成电路设计布局。

Integrated Circuit Manufacturing Method

The present disclosure provides a method for manufacturing integrated circuits. This method includes receiving an integrated circuit design layout, performing an optical proximity correction (OPC) program on the integrated circuit design layout to generate a corrected integrated circuit design layout, and verifying the corrected integrated circuit design layout using a machine learning algorithm. Optical proximity correction post-verification includes using machine learning algorithms to identify one or more first features of the corrected integrated circuit design layout; comparing one or more first features identified with a database, where the database includes multiple second features; and verifying the corrected integrated circuit based on multiple tags in the database associated with the second feature mentioned above. Design layout.

【技术实现步骤摘要】
集成电路制造方法
本公开涉及一种集成电路制造方法,特别是经由机器学习演算法验证光学邻近校正后(postOPC)转印的集成电路制造方法。
技术介绍
半导体装置被使用在各种电子应用(例如个人电脑、手机、数码相机以及其他电子设备)中。集成电路(IC)经由包括设计步骤以及后续制造步骤的一个流程来制造。在设计步骤中,集成电路的布局被生成为电子文件。此布局包括对应于将要在晶片上制造的结构的几何形状。在制造步骤中,此布局被形成在半导体工作部件上。举例来说,经由顺序地沉积绝缘或介电层、导电层以及半导体层的材料在半导体基板上,并且使用光刻工艺来图案化各种材料层以在半导体基板上形成电路部件以及元件。随着半导体工业已进入纳米技术工艺节点(例如5纳米)以追求更高的装置密度、更高的效能以及更低的成本。不断缩小的几何尺寸给集成电路制造带来挑战。因此,需要对各种半导体工艺步骤改善效率及减少成本,例如用于光学邻近校正(OPC)之后的转印验证(printingverification)。
技术实现思路
本公开提供了一种集成电路制造方法。此方法包括接收一集成电路设计布局。此方法包括对集成电路设计布局执行一光学邻近校正(OPC)程序,以产生一校正后的集成电路设计布局。此方法还包括使用一机器学习演算法验证校正后的集成电路设计布局。本公开提供了一种集成电路制造系统。此系统包括一掩模制造模块,被配置以接收一集成电路设计布局。此掩模制造模块包括一数据准备模块,被配置以对集成电路设计布局执行一光学邻近校正(OPC)程序以产生一校正后的集成电路设计布局,并且使用一机器学习演算法验证校正后的集成电路设计布局。此掩模制造模块包括一掩模加工(masktooling)模块,被配置以转印校正后的集成电路设计布局。此系统包括一集成电路制造模块,被配置以使用一掩模制造一集成电路。本公开提供了一种储存有多个电脑可执行代码的一种电脑可读媒体。电脑可执行代码包括一第一代码,用于接收一集成电路设计布局。电脑可执行代码包括一第二代码,用于对上述集成电路设计布局执行一光学邻近校正(OPC)程序,以产生一校正后的集成电路设计布局。电脑可执行代码包括一第三代码,用于使用一机器学习演算法验证校正后的集成电路设计布局。附图说明本公开的观点从后续实施例以及附图可以更佳地理解。应知道各示意图所示为范例,并且所示出的不同特征并不应限定本公开的范围。另外,所示出的不同特征的尺寸可能任意增加或减少以清楚论述。图1为根据本公开实施例的集成电路(IC)制造流程的示意图。图2为根据本公开实施例的用于集成电路制造的集成电路设计以及掩模制造的示意图。图3为根据本公开实施例的使用机器学习的光学邻近校正后验证的操作流程图。图4为根据本公开实施例的用于集成电路制造的集成电路设计以及掩模制造(使用了机器学习的光学邻近校正后验证)的系统的示意图。图4A为根据本公开实施例的用于机器学习模型训练及验证的数据源使用的是意图。图5为根据本公开实施例的用于光学邻近校正后验证的数据训练、特征提取以及数据库产生机器学习技术的示意图。附图标记说明:100~集成电路制造流程102~集成电路设计104~数据准备106~掩模加工108~半导体晶圆110~集成电路202~光学邻近校正204~光学邻近校正后验证300~操作301-312~步骤400~系统402~集成电路设计模块404~掩模制造模块406~数据准备模块408~光学邻近校正模块410~光学邻近校正后验证模块412~特征识别模块414~数据库比较模块416~评估模块418~存储器420~数据库422~数据训练模块424~图案产生模块426~训练模拟模块428~掩模加工模块430~集成电路制造模块418a~数据源430a~训练数据432~目标数据434~验证数据436~目标数据438~机器学习模型440~测试预测502~GDS池504~特征具体实施方式以下的公开内容提供许多不同的实施例或范例以实施本案的不同特征。以下的公开内容叙述各个构件及其排列方式的特定范例,以简化说明。当然,这些特定的范例并非用以限定。举例来说,若是本公开书叙述了一第一特征形成于一第二特征之上或上方,即表示其可能包含上述第一特征与上述第二特征是直接接触的实施例,亦可能包含了有附加特征形成于上述第一特征与上述第二特征之间,而使上述第一特征与第二特征可能未直接接触的实施例。另外,以下所公开的不同范例可能重复使用相同的参考符号及/或标记。这些重复为了简化与清晰的目的,并非用以限定所讨论的不同实施例及/或结构之间有特定的关系。此外,其与空间相关用词。例如“在……下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用词,为了便于描述图示中一个元件或特征与另一个(些)元件或特征之间的关系。除了在图中示出的方位外,这些空间相关用词意欲包含使用中或操作中的装置的不同方位。除此之外,设备可能被转向不同方位(旋转90度或其他方位),则在此使用的空间相关词也可依此相同解释。在半导体工业中,集成电路(IC)设计使用多种工艺(例如蚀刻、沉积、注入、退火、研磨以及光刻)形成于晶圆上。光刻工艺将图案从掩模转移到晶圆,使得蚀刻、注入或其他步骤仅被施加在晶圆的预定区域。掩模包括集成电路图案并且被使用(有时重复使用)在晶圆工艺。掩模可以使用各种光刻写入(lithographywriting)技术被图案化。一个例子是电子束(e-beam)写入。集成电路的制造使用光刻模拟以预测在晶圆上产生的掩模的图像。这样的预测可以用于诸如评估图像的品质、验证这些图像的可制造性、使用光学邻近校正执行掩模图案的校正以达到图像接近目标的图案、优化转印参数(例如照明源)或全局优化(globallyoptimize)此照明源与掩模以达到更好的转印能力。掩模设计的评估可以包括识别“热点(hotspot)”,其为在下线(tape-out)时具有缺陷的掩模区域。集成电路布局轮廓基于集成电路设计布局以及其他设计数据(例如栅极与主动区)所产生。集成电路布局轮廓的产生是模拟集成电路装置基于其设计布局以产生其物理尺寸及几何形状的程序。此模拟可以考虑与要制造集成电路装置的集成电路制造厂相关的制造数据,例如用于将定义在掩模的集成电路设计布局转移到晶圆上的集成电路特征的光刻工艺数据(例如:聚焦及/或能量(或曝光)剂量的统计数据)及/或蚀刻数据(例如:蚀刻剂特性)。此模拟将产生对应于集成电路设计布局的虚拟制造特征。在一实施例中,模拟可以经由合适的模拟工具被执行,例如以集成电路为重点的模拟程序(SimulationProgramwithIntegratedCircuitEmphasis;SPICE)。SPICE是一种提供完整物理模拟的工具,包括输出信号变形、信号电平(signallevel)以及时间延迟。SPICE是UCBerkeley开发的电路分析程序。模拟结果可以包括各种电性参数,例如饱和电流。在另一实施例中,模拟结果包括其他电性效能,例如短通道效应以及相关的效能偏差。各种验证以及检查可被执行以识别可能导致集成电路装置有品质问题及/或可靠度问题的热点。在一实施例中,各种准则可被定义以检查所模拟的电性参数,并且根据预定准则从模拟结果寻找是否有任何区域超出容许范围(例如:称为工艺本文档来自技高网...

【技术保护点】
1.一种集成电路制造方法,包括:接收一集成电路设计布局;对上述集成电路设计布局执行一光学邻近校正(OPC)程序,以产生一校正后的集成电路设计布局;以及使用一机器学习演算法验证上述校正后的集成电路设计布局。

【技术特征摘要】
2017.11.14 US 15/812,8261.一种集成电路制造方法,包括:接收一集成电路设计布局...

【专利技术属性】
技术研发人员:王宏钧刘楫平蔡振坤简玮成黄文俊
申请(专利权)人:台湾积体电路制造股份有限公司
类型:发明
国别省市:中国台湾,71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1