集成电路及其设计的方法及其设计系统技术方案

一种集成电路，包含具有第一高度的第一行，其中第一单元位于具有第一高度的第一行中。集成电路进一步包含具有第二高度的第二行，其中第一高度不是第二高度的整数倍数。第二单元位于具有第二高度的第二行中。

Integrated Circuit and Its Design Method and Design System

An integrated circuit consists of a first row with a first height in which the first unit is located in the first row with the first height. The integrated circuit further contains a second row with a second height, where the first height is not an integer multiple of the second height. The second unit is located in the second row with the second height.

【技术实现步骤摘要】
集成电路及其设计的方法及其设计系统
本专利技术的实施例是有关于一种集成电路及其设计的方法及其设计系统。
技术介绍
各种自动化工具用于辅助半导体设计师对准备制造的电路的最终布局采用期望电路的功能性设计。此工艺将电路的功能性描述转化成使用标准单元资料库(library)映射到单元的行中的布尔函数(Booleanfunction)。一旦映射，那么便执行合成以将结构设计转变成物理布局。为了避免来自资料库的单元与共同电力轨(powerrails)或其它设计规则对准的问题，使用来自单元资料库的标准化单元，所述标准化单元所具有的单元高度等于单元行的高度或标准单元高度的整数倍的单元高度。因此，通常早期就做出关于利用哪一单元高度来设计的决策，且对应于那一单元高度的单元资料库用于结构设计和合成工艺。
技术实现思路
根据一实施例，集成电路包括：多个单元，所述单元中的每一个包含配置成执行默认定义功能的组件；所述多个单元中的第一个，其定位于具有第一高度的第一行中；所述第一单元，其具有所述第一高度；所述多个单元中的第二个，其定位于具有第二高度的第二行中，其中所述第一高度不是所述第二高度的整数倍数；以及所述第二单元，其具有所述第二高度。根据另一实施例，集成电路的设计方法包括：接收集成电路设计；确定具有第一高度的第一单元类型的最大可允许面积；确定所述第一单元类型的多个第一单元的总面积；将所述多个第一单元的所述总面积与所述第一单元类型的所述最大可允许面积进行比较；如果所述多个第一单元的所述总面积大于所述第一单元类型的所述最大可允许面积，那么所述第一单元中的一个便由具有小于所述第一高度的第二高度的第二单元类型的第二单元替换；其中由处理器执行所述方法的至少一个步骤。根据又一实施例，集成电路的设计系统包括：单元数据库，其定义多个单元，所述单元中的每一个包含配置成执行默认定义功能的组件，所述多个单元包含具有第一高度的第一单元类型以及具有第二高度的第二单元类型，其中所述第一高度不是所述第二高度的整数倍数；处理器；计算机可读媒体，其可由所述处理器存取，所述计算机可读媒体存储在由所述处理器执行时实施方法的指令，所述方法包括：接收集成电路设计；基于功能性集成电路设计从所述单元数据库中选择所述第一单元类型的第一单元以及所述第二单元类型的第二单元；产生集成电路设计布局，所述集成电路设计布局包含具有所述第一高度的第一行，其中所述第一单元定位于所述第一行中；以及具有所述第二高度的第二行，其中所述第二单元定位于所述第二行中。附图说明当结合附图阅读时，从以下详细描述最好地理解本公开的各方面。应注意，根据行业中的标准惯例，各种特征未按比例绘制。实际上，为了论述清晰起见，可任意增大或减小各种特征的尺寸。图1是说明根据一些实施例的实例处理系统的详情的方块图。图2是说明根据一些实施例的实例集成电路设计方法的详情的工艺流程图。图3是说明根据一些实施例的实例集成电路平面布置图的详情的方块图。图4说明图3中所示的集成电路平面布置图，其进一步包含根据一些实施例的变化高度单元的实例。图5是说明根据一些实施例的集成电路设计系统的其它详情的方块图。图6是说明根据一些实施例的集成电路设计系统的其它详情的方块图。图7是说明根据一些实施例的集成电路设计系统的其它详情的方块图。图8是说明根据一些实施例的用于确定集成电路平面布置图的行的数量的实例工艺的工艺流程图。图9是说明根据一些实施例的包含驱动强度考虑因素的集成电路设计系统的其它详情的方块图。图10是说明根据一些实施例的包含时序(timing)优化的集成电路设计系统的其它详情的方块图。图11是说明根据一些实施例的包含功率优化的集成电路设计系统的其它详情的方块图。附图标号说明100：处理系统；110：处理单元；112：输入/输出装置；114：显示器；120：中央处理单元(CPU)；122：存储器；124：大容量存储装置；126：视频适配器；128：输入/输出接口；130：总线；140：网络接口；200：集成电路设计和制造工艺；202：设计；204：合成工艺；206：闸级网表；208：单元资料库；210：光刻掩模；212：集成电路；220：平面布置图；230：操作；232：寄存器晶体管级编译器；240：编译工艺；242：决策区块；244、330：工艺；250：自动布局和布线系统；252、300：平面布置图；254：布局；256：时钟树合成(CTS)；258：布线；260：后布线；262：输出；270：变化行高度感知时序优化；272：变化行高度感知功率优化；280、284'、286、288：较高单元；282、290'：较短单元；284：时序关键单元；284″、290、290″、292、311、312、313、314、315：单元；301、302、303、304、305：行；332、334、336：区块；2DX、D、DX：驱动强度；2Y、Y、hunit1、hunit2、hunit3、hunit4、hunit5：单元高度；Area(Celluniti)：面积；Areamax(unit1)、Areamax(unit1-5)、Areamax(unit1-n)：最大面积；Cellunit1、Cellunit2、Cellunit3、Cellunit4、Cellunit5：单元高度/单元类型；hunit：高度；具体实施方式以下公开提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例以简化本公开。当然，这些仅为实例且并不意图为限制性的。举例来说，在以下描述中，在第二特征上方或第二特征上形成第一特征可包含第一特征和第二特征直接接触而形成的实施例，并且还可包含可在第一特征与第二特征之间形成额外特征，使得第一特征和第二特征可以不直接接触的实施例。另外，本公开可在各种实例中重复图示元件符号和/或字母。此重复是出于简化和清楚的目的，且就其本身而言并不指示所论述的各种实施例和/或配置之间的关系。此外，为易于描述，如“下方”、“低于”、“下部”、“高于”、“上部”和类似术语的空间相对术语可在本文中用以描述如图式中所示的一个元件或特征与另一元件或特征的关系。除了图式中所描绘的定向之外，空间相对术语意图涵盖在使用或操作中的装置的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且可同样相应地解释本文中所使用的空间相对描述词。集成电路自动化设计工具将电路设计转化成待制造的电路布局。此工艺典型地包含将电路的行为描述转变成功能性描述，所述功能性描述随后分解成逻辑函数且使用标准单元资料库映射到单元的行中。一旦映射，那么便执行合成以将结构设计转变成物理布局，建构时钟树(clocktree)以使结构元件同步，且设计优化后布局(optimizedpostlayout)。根据本公开的详情，用于从用户设计中产生闸级网表(gate-levelnetlist)的集成电路和设计工艺的实例包含产生包含具有变化单元高度的单元的行的集成电路。换句话说，所述行具有彼此不必互为倍数的变化行高度。举例来说，一些实施例提供包含以下的集成电路：具有第一高度的第一行，其中单元位于具有第一高度的第一行中；以及具有不是第一高度的整数倍数的第二高度的第二行。第二行中的单元具有第二本文档来自技高网...

【技术保护点】
1.一种集成电路，包括：多个单元，所述单元中的每一个包含配置成执行预设定义功能的组件；所述多个单元中的第一个，其定位于具有第一高度的第一行中；所述第一单元，其具有所述第一高度；所述多个单元中的第二个，其定位于具有第二高度的第二行中，其中所述第一高度不是所述第二高度的整数倍数；以及所述第二单元，其具有所述第二高度。

【技术特征摘要】
2017.11.15 US 62/586,541;2018.02.28 US 15/908,7851.一种集成电路，包括：多个单元，所述单元中的每一个包含配...

【专利技术属性】
技术研发人员：林彦宏，王中兴，侯元德，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71