一种基2算法的快速傅里叶变换硬件设计方法技术

本发明专利技术涉及一种一种基2算法的快速傅里叶变换硬件设计方法，采用频域抽方式得到频域抽取的基2算法的16点FFT，并得到16点的数据流图；设计16点基于串行蝶形单元的基2算法的FFT的整体结构，此结构包含4个处理级，每一级分别包含处理单元和逆序单元，其中处理单元包括蝶形单元和旋转因子乘法器单元，蝶形单元只使用一个实数加法器和减法器，串行蝶形单元使用两个时钟周期完成计算，分别完成实部和虚部的加减法，串行蝶形单元处理输入的实部，然后处理虚部。逆序单元用于缓存数据并改变数据在每一个处理级的输入顺序。

A Hardware Design Method of Fast Fourier Transform Based on Radix 2 Algorithms

The invention relates to a fast Fourier transform hardware design method of radix-2 algorithm, which obtains 16-point FFT of radix-2 algorithm by frequency-domain decimation and 16-point data flow diagram, and designs an overall structure of radix-2 algorithm based on serial butterfly cells, which consists of four processing stages, each of which contains processing unit and reverse sequence unit, in which processing unit is single. The element consists of butterfly unit and rotating factor multiplier unit. The butterfly unit uses only one real adder and subtractor. The serial butterfly unit uses two clock cycles to complete the calculation. The real part and the imaginary part are added and subtracted respectively. The serial butterfly unit processes the real part of the input and then the imaginary part. Inverse sequence units are used to cache data and change the order of data input at each processing level.

【技术实现步骤摘要】
一种基2算法的快速傅里叶变换硬件设计方法
本专利技术属于超大规模集成电路(VeryLargeScaleIntegration，简称VLSI)设计范畴，设计出一种基于串行蝶形单元的16点基2算法结构的快速傅里叶变换的VLSI结构。
技术介绍
快速傅里叶变换(FastFourierTransform，FFT)已经成为信号处理中最重要的算法之一，在通信、滤波以及数字频谱分析等领域应用广泛。为满足数字信号处理的实时性需求，人们已经提出许多硬件实现的FFT结构，来提高处理速度以及减少硬件资源的使用情况。流水线FFT结构是最常见的FFT硬件结构之一。这种结构可以使用较少的硬件资源，连续不间断地处理流入的数据。目前有两种流水线结构的FFT：串行流水线结构，这种结构每个时钟周期处理1个采样点数据；另一种是并行流水线结构，这种结构每个时钟周期处理多个采样点数据。多路延迟转换FFT结构(MultipathDelayCommutator，MDC)是目前使用最少数量蝶形运算单元以及存储单元的并行流水线FFT结构，可有效利用旋转因子复数乘法器单元，Garrido和Huang在论文《FeedforwardFFTHardwareArchitecturesBasedonRotatorAllocation》[1]中使资源使用率达到100％。串行流水线FFT结构同样得到广泛研究。He和Torkelson在论文《Designandimplementationofa1024-pointpipelineFFTprocessor》[2]中设计的典型的基2单路延迟反馈结构(SingleDelayFeedbackSDF)对蝶形单元和旋转因子复数乘法器单元的使用率只有50％。使用其他算法，例如在Zhou和Hwang的论文《ImplementationsandOptimizationsofPipelineFFTsonXilinxFPGAs》[3]中，基4和基22算法提高了旋转因子复数乘法器单元的使用率，但是没有提高蝶形单元的使用率。在Liu和Yu的论文《ApipelinedarchitecturefornormalI/OorderFFT》[4]中，使用单路延迟转换结构(SingleDelayCommutator，SDC)提高了旋转因子复数乘法器单元和蝶形单元的使用率，但是这种结构增加了存储单元。Wang和Liu在论文《ACombinedSDC-SDFArchitectureforNormalI/OPipelinedRadix-2》[5]中提出一种SDF和SDC相结合的流水线结构，可以分时复用乘法器和加法器，提高了计算速度，但是硬件资源消耗较大。基2算法中的蝶形运算流图如图1所示，图中左边两支路为输入，中间的小圆点表示前续运算中的加、减运算，左上支路为相加输出，左下支路为相减输出。右边两支路是输出，如果在某一支路上信号需要进行后续相乘运算，则在该支路上标以箭头，将相乘的系数标在箭头边。参考文献[1]GarridoM,HuangSJ,ChenSG.FeedforwardFFTHardwareArchitecturesBasedonRotatorAllocation[J].IEEETransactionsonCircuits&SystemsIRegularPapers,2018,PP(99):1-12.[2]HeS,TorkelsonM.Designandimplementationofa1024-pointpipelineFFTprocessor[C]//CustomIntegratedCircuitsConference,1998.ProceedingsoftheIEEE.SantaClara:IEEE,1998:131-134.[3]ZhouB,HwangD.ImplementationsandOptimizationsofPipelineFFTsonXilinxFPGAs.[C]//InternationalConferenceonReconfigurableComputingandFpgas,2008.Reconfig.Cancun:IEEE,2008:325-330.[4]LiuX,YuF,WangZK.ApipelinedarchitecturefornormalI/OorderFFT[J].FrontiersofInformationTechnology&ElectronicEngineering,2011,12(1):76-82.[5]WangZ,LiuX,HeB,etal.ACombinedSDC-SDFArchitectureforNormalI/OPipelinedRadix-2FFT[J].IEEETransactionsonVeryLargeScaleIntegrationSystems,2015,23(5):973-977.
技术实现思路
本专利技术提出一种基于串行蝶形单元基2算法结构FFT设计方法。本专利技术设计的FFT使用了更少的蝶形单元、旋转因子乘法器和存储单元，各个模块的使用率达到100％，节约了硬件资源使用情况。本专利技术的技术方案为：一种基2算法的快速傅里叶变换硬件设计方法，采用频域抽方式得到频域抽取的基2算法的16点FFT，并得到16点的数据流图；设计16点基于串行蝶形单元的基2算法的FFT的整体结构，此结构包含4个处理级，每一级分别包含处理单元和逆序单元，其中处理单元包括蝶形单元和旋转因子乘法器单元，蝶形单元只使用一个实数加法器和减法器，串行蝶形单元使用两个时钟周期完成计算，分别完成实部和虚部的加减法，串行蝶形单元处理输入的实部，然后处理虚部；在第0个时钟周期，数据1的实部和虚部进入FFT模块，在第二个时钟周期数据2进入模块中，同时蝶形单元计算前两个输入的两个数据的实部加法和减法，然后在第3个时钟周期输入数据3，同时蝶形单元计算虚部加法和减法，然后数据进入旋转因子乘法器。逆序单元用于缓存数据并改变数据在每一个处理级的输入顺序。优选地，串行蝶形单元FFT的数据处理顺序为：每一列从上到下代表本级的数据输入顺序。第一个数据和第八个数据，x[0]和x[8]首先进入第一级的处理单元，然后计算x[2]和x[10]，以此类推，连续的数据按照顺序进入每一级处理单元；逆序单元的控制信号与流水线的延迟相同，通过一个计数器来得到，当第一个数据进入FFT处理器时计数器开始工作，将所有逆序单元所使用的寄存器相加得到完整的FFT处理器所使用的寄存器总数以及整体时钟延迟。本专利技术提供了一种硬件效率更高的16点FFT架构，采用了串行蝶形单元，节省了硬件开销，具有更高的硬件效率。附图说明图1为蝶形单元计算示意图图2为16点频域抽取结构基2算法FFT整体结构示意图图3为基2结构FFT处理单元示意图图4为16点FFT中数据进入各级处理单元顺序示意图图5为逆序模块示意图具体实施方式下面结合附图对本专利技术进行详细说明。如图2所示，给出了16点频域抽取的基22结构的FFT。此结构包含4级，分别包含处理单元和逆序单元。其中处理单元包括蝶形单元和旋转因子乘法器单元，旋转因子乘法器使用圆形表示。处理单元串行蝶形单元上标记数字1/2，代表它与传统的蝶形处理单本文档来自技高网...

【技术保护点】
1.一种基2算法的快速傅里叶变换硬件设计方法，采用频域抽方式得到频域抽取的基2算法的16点FFT，并得到16点的数据流图；设计16点基于串行蝶形单元的基2算法的FFT的整体结构，此结构包含4个处理级，每一级分别包含处理单元和逆序单元，其中处理单元包括蝶形单元和旋转因子乘法器单元，蝶形单元只使用一个实数加法器和减法器，串行蝶形单元使用两个时钟周期完成计算，分别完成实部和虚部的加减法，串行蝶形单元处理输入的实部，然后处理虚部；在第0个时钟周期，数据1的实部和虚部进入FFT模块，在第二个时钟周期数据2进入模块中，同时蝶形单元计算前两个输入的两个数据的实部加法和减法，然后在第3个时钟周期输入数据3，同时蝶形单元计算虚部加法和减法，然后数据进入旋转因子乘法器。逆序单元用于缓存数据并改变数据在每一个处理级的输入顺序。

【技术特征摘要】
1.一种基2算法的快速傅里叶变换硬件设计方法，采用频域抽方式得到频域抽取的基2算法的16点FFT，并得到16点的数据流图；设计16点基于串行蝶形单元的基2算法的FFT的整体结构，此结构包含4个处理级，每一级分别包含处理单元和逆序单元，其中处理单元包括蝶形单元和旋转因子乘法器单元，蝶形单元只使用一个实数加法器和减法器，串行蝶形单元使用两个时钟周期完成计算，分别完成实部和虚部的加减法，串行蝶形单元处理输入的实部，然后处理虚部；在第0个时钟周期，数据1的实部和虚部进入FFT模块，在第二个时钟周期数据2进入模块中，同时蝶形单元计算前两个输入的两个数据的实部加法和减法，然后在第3个时钟周期输...

【专利技术属性】
技术研发人员：梁煜，孙文超，张为，
申请(专利权)人：天津大学，
类型：发明
国别省市：天津,12