一种基于高速数据采集的时频分析装置制造方法及图纸

一种基于高速数据采集的时频分析装置，属于信号处理领域，尤其涉及一种时频分析装置。本实用新型专利技术解决了现有数据采集装置运行时间长、采样灵活性差和数据传输速度慢的问题。本实用新型专利技术的网络引脚接口电路设置在上位机与微处理器之间，微处理器的信号输入输出端连接FPGA主控电路的数据输出输入端；FPGA主控电路的触发信号输入端连接触发电路的触发信号输出端；触发电路的外部触发信号输入端接收外部的触发信号，模拟信号预处理电路用于接收采集的模拟信号，模拟信号预处理电路的信号输出端同时连接触发电路的内部触发信号输入端和单端转差分电路的信号输入端，单端转差分电路输出信号经高速转换器转换后输入至FPGA主控电路。

A Time-Frequency Analysis Device Based on High-Speed Data Acquisition

A time-frequency analysis device based on high-speed data acquisition belongs to the field of signal processing, in particular to a time-frequency analysis device. The utility model solves the problems of long running time, poor sampling flexibility and slow data transmission speed of the existing data acquisition device. The network pin interface circuit of the utility model is arranged between the upper computer and the microprocessor, and the signal input and output terminal of the microprocessor are connected with the data output and input terminal of the main control circuit of the FPGA; the trigger signal input terminal of the main control circuit of the FPGA is connected with the trigger signal output terminal of the trigger circuit; the external trigger signal input terminal of the trigger circuit receives the external trigger signal and preprocesses the analog signal. The circuit is used to receive the collected analog signal. The output terminal of the analog signal preprocessing circuit is connected to the internal trigger signal input end of the trigger circuit and the signal input end of the single-ended differential circuit. The output signal of the single-ended differential circuit is converted to the main control circuit of the FPGA by a high-speed converter.

【技术实现步骤摘要】
一种基于高速数据采集的时频分析装置
本专利技术属于信号处理领域，尤其涉及一种时频分析装置。
技术介绍
随着现代工业技术的飞速发展和科学力量的空前进步，在故障检测、航空航天、电子测量、科学研究等各个领域当中，数字信号处理技术应用得越来越广泛，时频分析作为一种新兴的信号处理方法，近年来受到越来越多的重视，已经成为现代信号处理研究的热点。数据采集作为模拟世界与数字世界连接的桥梁，可以将抽象的模拟量数字化，是进行信号处理至关重要的基础和前提。例如在原子钟频率测量、电力系统频率测量、雷达系统等各方面都已经发挥着不可估量的作用。随着微电子技术的迅猛发展，导致电磁信号环境越来越复杂，待测信号的频率越来越高，对数据采集系统的采集速度、兼容性、抗干扰能力等方面提出了更高的要求。目前，大多数数据采集系统采用单一微处理器和A/D转换器形式为主，将采集数据存储到外部SRAM中，由RS232或者USB接口将数据传给计算机。这样的方式有很大的局限性：由于微处理器的时钟频率有限，其本身的指令是顺序执行，系统软件工作的时间在整个采样过程中占有较大比例，不能满足高采样率和数据快速读取的目标；采集装置的采样率固定，不能针对现实情况灵活选择采样率进行多数据点采集，采集装置的灵活性较差；在与上位机通信方面，不仅传输速度慢而且不利于实现远距离自动化控制及多台采集装置组网扩展。
技术实现思路
本技术的目的是为了解决现有数据采集装置运行时间长、采样灵活性差和数据传输速度慢的问题，提出了一种基于高速数据采集的时频分析装置。本技术所述的基于高速数据采集的时频分析装置，包括网络接口电路2、微处理器3、SRAM存储电路4、触发电路5、FPGA主控电路6、模拟信号预处理电路7、单端转差分电路8和高速A/D转换器9；采集的模拟信号输入至模拟信号预处理电路7，模拟信号预处理电路7将输入的模拟信号分为两路信号，模拟信号预处理电路7的一路信号输出端连接触发电路5的内触发信号输入端，触发电路5的外部触发信号输入端用于输入外部触发信号，触发电路5的触发信号输出端连接FPGA主控电路6的触发信号输入端；模拟信号预处理电路7的另一路信号输出端连接单端转差分电路8的信号输入端，单端转差分电路8的差分信号输出端连接高速A/D转换器9的模拟信号输入端，高速A/D转换器9的数字信号输出端连接FPGA主控电路6的采集数据信号输入端；FPGA主控电路6将采集的数据存储至SRAM存储电路4；FPGA主控电路6与微处理器3进行数据传输，上位机1和微处理器3通过网络接口电路2进行数据传输，进而实现FPGA主控电路6将采集的数据发送至上位机1。进一步地，网络接口电路2包括网口芯片U21、电阻R21、电阻R22、电阻R23、电阻R24、电阻R25、电阻R26、电阻R27、电容C21、电容C22、电容C23、电容C24、晶振Y21和网口控制芯片U22；网口芯片U21采用型号为HR911105A芯片实现，网口控制芯片U22采用型号为DM9000C的芯片实现；网口芯片U21的1号引脚、2号引脚、3号引脚、4号引脚、5号引脚和6号引脚依次与网口控制芯片U22的1号引脚、2号引脚、3号引脚、4号引脚、7号引脚、8号引脚和9号引脚1一一对应相连；网络芯片(U21)通过网线连接上位机1；网口芯片U21的9号引脚连接电阻R21的一端；网口芯片U21的12号引脚连接电阻R22的一端，电阻R21的一端的另一端与电阻R22的另一端均连接数字地VSS；网口芯片U21的10号引脚连接网口控制芯片U22的39号引脚；网口芯片U21的11号引脚连接网口控制芯片U22的40号引脚；网口控制芯片U22的1号引脚连接电阻R23的一端，电阻R23的另一端连接数字地；网口控制芯片U22的3号引脚同时连接电阻R24的一端和网口芯片U21的6号引脚，网口控制芯片U22的4号引脚连接电阻R25的一端和网口芯片U21的3号引脚，电阻R25的另一端与电阻R24的另一端同时连接电容C23的一端，电容C23的另一端连接数字地；网口控制芯片U22的7号引脚同时连接电阻R26的一端和网口芯片U21的1号引脚，网口控制芯片U22的8号引脚连接电阻R27的一端和网口芯片U21的2号引脚，电阻R26的另一端与电阻R27的另一端同时连接电容C24的一端，电容C24的另一端连接数字地；网口控制芯片U22的9号引脚连接网口芯片U21的4号引脚；网口控制芯片U22的43号引脚连接同时连接晶振Y21的一端和电容C22的一端；网口控制芯片U22的44号引脚连接同时连接晶振Y21的另一端和电容C21的一端；电容C22的另一端和电容C21的另一端均连接数字地；网口控制芯片U22的10号引脚、11号引脚、12号引脚、13号引脚、14号引脚、16号引脚、17号引脚、18号引脚、22号引脚、24号引脚、25号引脚、26号引脚、27号引脚、28号引脚、29号引脚、31号引脚、32号引脚、34号引脚、35号引脚和36号引脚为网络接口电路2与微处理器3连接的端口。进一步地，微处理器3包括控制芯片U31、电阻R31、电阻R32、电阻R33、电阻R34、电阻R35、电阻R36、电容C31、电容C32、电容C33、极性电容C34、电容C35、晶振Y31和发光二极管D31；控制芯片U31采用型号为STM32F103ZET6的芯片实现；控制芯片U31的138号引脚连接电阻R31的一端，电阻R31的另一端连接数字地VSS；控制芯片U31的23号引脚同时连接电阻R32的一端、晶振Y31的一端和电容C31的一端，电容C31的另一端连接数字地；控制芯片U31的24号引脚同时连接电阻R32的另一端、晶振Y31的另一端和电容C32的一端，电容C32的另一端连接数字地；控制芯片U31的25号引脚同时连接电阻R33的一端和电容C33的一端；电阻R33的另一端连接3.3V电源；电容C33的另一端连接数字地；控制芯片U31的32号引脚同时连接极性电容C34正极、电容C35的一端、控制芯片U31的33号引脚和电阻R34的一端；极性电容C34的负极和电容C35的另一端同时连接数字地VSS；电阻R34的另一端连接3.3V电源；控制芯片U31的38号引脚连接电阻R35的一端，电阻R35的另一端连接发光二极管D31的负极，发光二极管D31的正极连接3.3V电源；控制芯片U31的47号引脚连接电阻R36的一端，电阻R36的另一端连接数字地；控制芯片U31的63号引脚、60号引脚、59号引脚、58号引脚、115号引脚、114号引脚、86号引脚、85号引脚、79号引脚、78号引脚、77号引脚、68号引脚、67号引脚、66号引脚、65号引脚、64号引脚、111号引脚、118号引脚和119号引脚依次一一对应与网络接口电路2的网口控制芯片U22的10号引脚、11号引脚、12号引脚、13号引脚、14号引脚、16号引脚、17号引脚、18号引脚、21号引脚、24号引脚、25号引脚、26号引脚、27号引脚、28号引脚、29号引脚、31号引脚、34号引脚、35号引脚和36号引脚相连。进一步地，触发电路5包括外部触发信号接口J1、电阻R51、电阻R52、电阻R53、电阻R54、电阻R55、电阻R56、电阻R57、电阻R58、电阻R5本文档来自技高网...

【技术保护点】
1.一种基于高速数据采集的时频分析装置，其特征在于，包括网络接口电路(2)、微处理器(3)、SRAM存储电路(4)、触发电路(5)、FPGA主控电路(6)、模拟信号预处理电路(7)、单端转差分电路(8)和高速A/D转换器(9)；采集的模拟信号输入至模拟信号预处理电路(7)，模拟信号预处理电路(7)将输入的模拟信号分为两路信号，模拟信号预处理电路(7)的一路信号输出端连接触发电路(5)的内触发信号输入端，触发电路(5)的外部触发信号输入端用于输入外部触发信号，触发电路(5)的触发信号输出端连接FPGA主控电路(6)的触发信号输入端；模拟信号预处理电路(7)的另一路信号输出端连接单端转差分电路(8)的信号输入端，单端转差分电路(8)的差分信号输出端连接高速A/D转换器(9)的模拟信号输入端，高速A/D转换器(9)的数字信号输出端连接FPGA主控电路(6)的采集数据信号输入端；FPGA主控电路(6)将采集的数据存储至SRAM存储电路(4)；FPGA主控电路(6)与微处理器(3)进行数据传输，上位机(1)和微处理器(3)通过网络接口电路(2)进行数据传输，进而实现FPGA主控电路(6)将采集的数据发送至上位机(1)。...

【技术特征摘要】
1.一种基于高速数据采集的时频分析装置，其特征在于，包括网络接口电路(2)、微处理器(3)、SRAM存储电路(4)、触发电路(5)、FPGA主控电路(6)、模拟信号预处理电路(7)、单端转差分电路(8)和高速A/D转换器(9)；采集的模拟信号输入至模拟信号预处理电路(7)，模拟信号预处理电路(7)将输入的模拟信号分为两路信号，模拟信号预处理电路(7)的一路信号输出端连接触发电路(5)的内触发信号输入端，触发电路(5)的外部触发信号输入端用于输入外部触发信号，触发电路(5)的触发信号输出端连接FPGA主控电路(6)的触发信号输入端；模拟信号预处理电路(7)的另一路信号输出端连接单端转差分电路(8)的信号输入端，单端转差分电路(8)的差分信号输出端连接高速A/D转换器(9)的模拟信号输入端，高速A/D转换器(9)的数字信号输出端连接FPGA主控电路(6)的采集数据信号输入端；FPGA主控电路(6)将采集的数据存储至SRAM存储电路(4)；FPGA主控电路(6)与微处理器(3)进行数据传输，上位机(1)和微处理器(3)通过网络接口电路(2)进行数据传输，进而实现FPGA主控电路(6)将采集的数据发送至上位机(1)。2.根据权利要求1所述一种基于高速数据采集的时频分析装置，其特征在于，网络接口电路(2)采用网口控制芯片HR911105A和网口芯片DM9000C实现；芯片DM9000C与微处理器(3)进行通信，芯片DM9000C通过芯片HR911105A与上位机(1)通信。3.根据权利要求1所述一种基于高速数据采集的时频分析装置，其特征在于，微处理器(3)采用型号为STM32F103ZET6的芯片实现。4.根据权利要求1、2或3所述一种基于高速数据采集的时频分析装置，其特征在于，FPGA主控电路(6)采用型号为EP3C5E144C8N的芯片实现。5.根据权利要求1、2或3所述一种基于高速数据采集的时频分析装置，其特征在于，触发电路(5)包括外部触发信号接口J1、电阻R51、电阻R52、电阻R53、电阻R54、电阻R55、电阻R56、电阻R57、电阻R58、电阻R59、电阻R510、电阻R511、电阻R512、电阻R513、电阻R514、电阻R515、电阻R516、电阻R517、电阻R518、电阻R519、电容C51、电容C52、电容C53、电容C54、增益放大器U51、反馈放大器U52、运算放大器U54、运算放大器U55和比较器U53；增益放大器U51采用型号为OPA659的芯片实现，反馈放大器U52采用型号为AD8065的芯片实现，比较器U53采用型号为LTC1715的芯片实现，运算放大器U54和运算放大器U55均采用型号为TL082实现；外部触发信号接口J1同时连接电阻R51的一端和电阻R52的一端，电阻R51的另一端连接模拟地；电阻R52的另一端连接增益放大器U51的3号引脚，增益放大器U51的4号引脚同时与增益放大器U51的1号引脚、电阻R53的一端和电阻R55的一端连接，电阻R53的另一端连接模拟地，增益放大器U51的2号引脚连接-5V电源，增益放大器U51的5号引脚连接+5V电源，电阻R55的另一端同时连接电阻R57的一端和比较器U53的2号引脚，电阻R57的另一端连接模拟地；比较器U53的3号引脚同时连接电阻R56的一端和电阻R58的一端，电阻R58的另一端连接模拟地；电阻R56的另一端同时连接反馈放大器U71的1号引脚、4号引脚、电容C52的一端和电容C51的一端，电容C51的另一端同时与电容C52的另一端、电阻R54的一端和反馈放大器U71的3号引脚连接；比较器U53的4号引脚同时连接电阻R513的一端和电阻R514的一端；电阻R514的另一端连接模拟地；电阻R513的另一端同时连接比较器U53的7号引脚和电阻R510的一端，电阻R510的另一端连接电阻R512的一端，电阻R512的另一端连...

【专利技术属性】
技术研发人员：盖建新，杜昊辰，刘琦，
申请(专利权)人：哈尔滨理工大学，
类型：新型
国别省市：黑龙江,23