用于确定低压差分感测接收器中是否接收实际传输的电路制造技术

本文公开了用于确定低压差分感测接收器中是否接收实际传输的电路。一种电路具有确定第一输入处的信号是否具有高于第一阈值但低于第二阈值的电压的第一窗口比较器和确定第二输入处的信号是否具有高于第一阈值但低于第二阈值的电压的第二窗口比较器。逻辑电路响应于第一窗口比较器确定第一差分输入处的信号具有高于第一阈值但低于第二阈值的电压或者第二窗口比较器确定第二输入处的信号具有高于第一阈值但低于第二阈值的电压而生成脉冲。滤波器电路从逻辑电路接收脉冲，并且基于从逻辑电路接收的脉冲来生成指示信号无效的标志。

Circuit used to determine whether the actual transmission is received in a low-voltage differential sensing receiver

This paper discloses a circuit for determining whether actual transmission is received in a low-voltage differential sensing receiver. A circuit has a first window comparator that determines whether the signal at the first input has a voltage higher than the first threshold but lower than the second threshold, and a second window comparator that determines whether the signal at the second input has a voltage higher than the first threshold but lower than the second threshold. The logic circuit generates a pulse in response to the first window comparator determining that the signal at the first differential input has a voltage higher than the first threshold but lower than the second threshold, or the second window comparator determining that the signal at the second input has a voltage higher than the first threshold but lower than the second threshold. The filter circuit receives pulses from the logic circuit and generates an invalid indication signal based on the pulses received from the logic circuit.

【技术实现步骤摘要】
用于确定低压差分感测接收器中是否接收实际传输的电路
本公开涉及低电压差分感测接收器领域，并且具体地涉及一种用于确定接收信号是有效信号(例如，实际接收的传输)还是噪声的电路。
技术介绍
低电压差分感测接收器是一种有用的电子器件，其具有高增益，高速操作，并且能够将小差分信号放大到适合于在晶体管到晶体管逻辑中使用的逻辑电平。由于这些接收器的高增益以及严格的阈值，如果接收到噪声并且将其解释为有效信号，则低电压差分感测接收器可以响应于输入差分噪声而振荡。已经尝试减轻噪声对低电压差分感测接收器的影响。例如，偏置网络可以用于在没有有效信号的情况下维持DC偏移。然而，这会使输出信号失真，并且可能降低输入信号的幅度，导致低电压差分感测接收器的输出响应于输入噪声而切换。因此，期望一种电路能够在低电压差分感测接收器中区分有效信号与噪声。
技术实现思路
本文中公开了第一窗口比较电路，其被配置为确定第一差分输入处的信号是否具有高于第一阈值电压但低于第二阈值电压的电压，第二阈值电压大于第一阈值电压。第二窗口比较电路被配置为确定第二差分输入处的信号是否具有高于第一阈值电压但低于第二阈值电压的电压。逻辑电路被配置为生成指示第一差分输入和第二差分输入处的信号中的噪声的存在的脉冲，每个脉冲是响应于第一窗口比较电路确定第一差分输入处的信号具有高于第一阈值电压但低于第二阈值电压的电压或者第二窗口比较电路确定第二差分输入处的信号具有高于第一阈值电压但低于第二阈值电压的电压而生成的。滤波器电路被配置为从逻辑电路接收脉冲，并且基于从逻辑电路接收的脉冲来生成指示信号无效的标志。阈值生成电路可以包括：耦合在电源节点与第一节点之间的第一电阻器、耦合在第一节点与第一中心节点之间的第二电阻器、耦合在第一中心节点与第二节点之间的第三电阻器、耦合在第二节点与接地节点之间的第四电阻器、耦合在电源节点与第三节点之间的第五电阻器、耦合在第三节点与第二中心节点之间的第六电阻器、耦合在第二中心节点与第四节点之间的第七电阻器、耦合在第四节点与接地节点之间的第八电阻器、以及耦合在第一中心节点与第二中心节点之间的第一差分电阻器。第一阈值电压在第一节点处产生，并且第二阈值电压在第四节点处产生。第二电阻器、第三电阻器、第六电阻器和第七电阻器各自可以具有第一相同电阻值，并且其中第一电阻器、第四电阻器、第五电阻器和第八电阻器各自可以具有第二相同电阻值。第二相同电阻值可以与第一相同电阻值不同。第一窗口比较电路可以包括第一比较器，第一比较器具有耦合到第一阈值电压的非反相输入、耦合到第一差分输入的反相输入、以及输出。第一窗口比较电路还可以包括第二比较器，第二比较器具有耦合到第二阈值电压的非反相输入、耦合到第一差分输入的反相输入、以及输出。第一异或门可以具有耦合到第一比较器和第二比较器的输出的输入、以及输出。第二窗口比较电路可以包括第三比较器，第三比较器具有耦合到第一阈值电压的非反相输入、耦合到第二差分输入的反相输入、以及输出。第二窗口比较电路还可以包括第四比较器，第四比较器具有耦合到第二阈值电压的非反相输入、耦合到第二差分输入的反相输入、以及输出。第二异或门可以具有耦合到第三比较器和第四比较器的输出的输入、以及输出。逻辑电路可以是与门，与门具有耦合到第一异或门和第二异或门的输出的输入，其中与门产生指示第一差分输入和第二差分输入处的信号中的噪声的存在的脉冲。该电路还可以包括电流平衡电路，电流平衡电路具有：耦合在电源节点与第五节点之间的第九电阻器、耦合在第五节点与第三中心节点之间的第十电阻器、耦合在第三中心节点与第六节点之间的第十一电阻器、耦合在第六节点与接地节点之间的第十二电阻器、耦合在电源节点与第七节点之间的第十三电阻器、耦合在第七节点与第四中心节点之间的第十四电阻器、耦合在第四中心节点与第八节点之间的第十五电阻器、耦合在第八节点与接地节点之间的第十六电阻器、以及耦合在第三中心节点与第四中心节点之间的第二差分电阻器。第一差分输入可以耦合到第三中心节点，第二差分输入可以耦合到第四中心节点。接收器可以具有耦合到第一差分输入和第二差分输入的差分输入。控制电路可以被配置为基于指示第一差分输入和第二差分输入处的信号无效的标志来忽略来自接收器的输出。第一电阻器、第四电阻器、第五电阻器、第八电阻器、第九电阻器、第十二电阻器、第十三电阻器和第十六电阻器可以具有第一相同电阻值，并且第二电阻器、第三电阻器、第六电阻器、第七电阻器、第十电阻器、第十一电阻器、第十四电阻器和第十五电阻器可以具有不同于第一相同电阻值的第二相同电阻值。接收器可以是低电压差分信令(LVDS)接收器。附图说明图1是低电压差分感测接收器的示意图。图2A是用于确定接收信号是否是有效信号并且用于生成指示有效信号的标志的电路的示意性框图。图2B是图2A的滤波器的示意图。图3是图2A的电路在操作中在接收100mV单端差分信号时的时序图。图4是图2A的电路在操作中在接收40mV单端差分信号(其不是有效信号时，因为假定小于50mV的是噪声)时的时序图。图5是图2A的电路在操作中在接收随机信号输入(其包含有效值和无效值)时的时序图，信号DOUT变为0V，表明差分输入有效。图6是示出图2的滤波器在操作中的输入和输出的时序图。具体实施方式在以下描述中，阐述了很多细节以提供对本公开的理解。然而，本领域技术人员将理解，可以在没有这些细节的情况下实践本公开的实施例，并且可以对所描述的实施例进行多种变化或修改。首先参考图1，现在描述低电压差分感测接收器100。低电压差分感测接收器100包括H桥分压器80。H桥分压器80包括串联耦合在电源节点VDDIO与节点105之间的电阻器10、11。电阻器12、13串联耦合在节点105与接地之间。电阻器14、15串联耦合在电源节点VDDIO与节点107之间。电阻器16、17串联耦合在节点107与接地之间。电阻器11、12、15、16每个具有相同电阻值Rr1。电阻器10、13、14、17每个具有相同电阻值Rr2。具有电阻值Rrz的电阻器18耦合在节点105和107之间。接收的差分信号99通过电容器C1电容性耦合到节点105作为信号RXP。接收信号99还通过电容器C2电容性耦合到节点107作为信号RXN。RXP和RXN因此共同表示差分信号99。差分放大器102由电源节点VDDIO和VDDCORE供电以提供电平移位操作，具有耦合到节点107的反相输入，并且具有耦合到节点105的非反相输入。差分放大器102的输出ZI耦合到控制器90。控制器90接收Dout标志123，Dout标志123指示接收的差分信号99是否是无效信号。如果Dout标志123被确立，因此指示接收的差分信号99是无效信号，则控制器90忽略来自差分放大器102的输出ZI。然而，如果Dout标志123未被确立，指示接收的差分信号99是有效信号，则控制器90继续处理差分放大器102的输出ZI。参考图2A，现在描述用于确定接收信号99是否是有效信号并且基于此来生成Dout标志123的电路104。电路104包括类似于H桥分压器80的H桥分压器82。H桥分压器82包括耦合在电源节点VDDIO与节点101之间的电阻器20。电阻器21耦合在节点101与节点71之间。电阻器22耦本文档来自技高网...

【技术保护点】
1.一种电路，包括：第一窗口比较电路，被配置为确定第一差分输入处的信号是否具有高于第一阈值电压但低于第二阈值电压的电压，所述第二阈值电压大于所述第一阈值电压；第二窗口比较电路，被配置为确定第二差分输入处的信号是否具有高于所述第一阈值电压但低于所述第二阈值电压的电压；逻辑电路，被配置为生成指示所述第一差分输入和所述第二差分输入处的信号中的噪声的存在的脉冲，每个脉冲是响应于所述第一窗口比较电路确定所述第一差分输入处的信号具有高于所述第一阈值电压但低于所述第二阈值电压的电压或者所述第二窗口比较电路确定所述第二差分输入处的信号具有高于所述第一阈值电压但低于所述第二阈值电压的电压而生成的；以及滤波器电路，被配置为从所述逻辑电路接收所述脉冲，并且基于从所述逻辑电路接收的脉冲来生成指示所述信号无效的标志。

【技术特征摘要】
2017.11.14 US 15/812,0861.一种电路，包括：第一窗口比较电路，被配置为确定第一差分输入处的信号是否具有高于第一阈值电压但低于第二阈值电压的电压，所述第二阈值电压大于所述第一阈值电压；第二窗口比较电路，被配置为确定第二差分输入处的信号是否具有高于所述第一阈值电压但低于所述第二阈值电压的电压；逻辑电路，被配置为生成指示所述第一差分输入和所述第二差分输入处的信号中的噪声的存在的脉冲，每个脉冲是响应于所述第一窗口比较电路确定所述第一差分输入处的信号具有高于所述第一阈值电压但低于所述第二阈值电压的电压或者所述第二窗口比较电路确定所述第二差分输入处的信号具有高于所述第一阈值电压但低于所述第二阈值电压的电压而生成的；以及滤波器电路，被配置为从所述逻辑电路接收所述脉冲，并且基于从所述逻辑电路接收的脉冲来生成指示所述信号无效的标志。2.根据权利要求1所述的电路，进一步包括阈值生成电路，所述阈值生成电路包括：第一电阻器，耦合在电源节点与第一节点之间；第二电阻器，耦合在所述第一节点与第一中心节点之间；第三电阻器，耦合在所述第一中心节点与第二节点之间；第四电阻器，耦合在所述第二节点与接地节点之间；第五电阻器，耦合在所述电源节点与第三节点之间；第六电阻器，耦合在所述第三节点与第二中心节点之间；第七电阻器，耦合在所述第二中心节点与第四节点之间；第八电阻器，耦合在所述第四节点与所述接地节点之间；以及第一差分电阻器，耦合在所述第一中心节点与所述第二中心节点之间；其中所述第一阈值电压在所述第一节点处产生；其中所述第二阈值电压在所述第四节点处产生。3.根据权利要求2所述的电路，其中所述第二电阻器、所述第三电阻器、所述第六电阻器和所述第七电阻器各自具有第一相同电阻值；并且其中所述第一电阻器、所述第四电阻器、所述第五电阻器和所述第八电阻器各自具有第二相同电阻值，所述第二相同电阻值不同于所述第一相同电阻值。4.根据权利要求1所述的电路，其中所述第一窗口比较电路包括：第一比较器，具有耦合到所述第一阈值电压的非反相输入、耦合到所述第一差分输入的反相输入、以及输出；第二比较器，具有耦合到所述第二阈值电压的非反相输入、耦合到所述第一差分输入的反相输入、以及输出；第一异或门，具有耦合到所述第一比较器和所述第二比较器的输出的输入、以及输出。5.根据权利要求4所述的电路，其中所述第二窗口比较电路包括：第三比较器，具有耦合到所述第一阈值电压的非反相输入、耦合到所述第二差分输入的反相输入、以及输出；第四比较器，具有耦合到所述第二阈值电压的非反相输入、耦合到所述第二差分输入的反相输入、以及输出；第二异或门，具有耦合到所述第三比较器和所述第四比较器的输出的输入、以及输出。6.根据权利要求5所述的电路，其中所述逻辑电路包括与门，所述与门具有耦合到所述第一异或门和所述第二异或门的输出的输入，其中所述与门产生指示所述第一差分输入和所述第二差分输入处的信号中的噪声的存在的所述脉冲。7.根据权利要求2所述的电路，进一步包括：电流平衡电路，包括：第九电阻器，耦合在所述电源节点与第五节点之间；第十电阻器，耦合在所述第五节点与第三中心节点之间；第十一电阻器，耦合在所述第三中心节点与第六节点之间；第十二电阻器，耦合在所述第六节点与所述接地节点之间；第十三电阻器，耦合在所述电源节点与第七节点之间；第十四电阻器，耦合在所述第七节点与第四中心节点之间；第十五电阻器，耦合在所述第四中心节点与第八节点之间；第十六电阻器，耦合在所述第八节点与所述接地节点之间；以及第二差分电阻器，耦合在所述第三中心节点与所述第四中心节点之间；其中所述第一差分输入耦合到所述第三中心节点；其中所述第二差分输入耦合到所述第四中心节点；以及接收器，具有耦合到所述第一差分输入和所述第二差分输入的差分输入；控制电路，被配置为基于指示所述第一差分输入和所述第二差分输入处的信号无效的标志来忽略来自所述接收器的输出。8.根据权利要求7所述的电路，其中所述第一电阻器、所述第四电阻器、所述第五电阻器、所述第八电阻器、所述第九电阻器、所述第十二电阻器、所述第十三电阻器和所述第十六电阻器具有第一相同电阻值，并且其中所述第二电阻器、所述第三电阻器、所述第六电阻器、所述第七电阻器、所述第十电阻器、所述第十一电阻器、所述第十四电阻器和所述第十五电阻器具有不同于所述第一相同电阻值的第二相同电阻值。9.根据权利要求8所述的电路，其中所述接收器包括低电压差分信令(LVDS)接收器。10.一种电路，包括：第一比较器，具有耦合到第一阈值电压的非反相输入、耦合到第一差分输入的反相输入...

【专利技术属性】
技术研发人员：P·辛格，
申请(专利权)人：意法半导体国际有限公司，
类型：发明
国别省市：荷兰,NL