负载开关栅极保护电路制造技术

本公开涉及负载开关栅极保护电路。栅极保护电路系统保护诸如MOSFET之类的晶体管不受可以永久损坏晶体管的栅极氧化物层的大的栅极至源极电压差的影响。源极电压检测器基于晶体管的源极电压选择性地启用栅极保护电路系统。栅极保护电路在没有任何齐纳二极管的情况下实现。晶体管可以是被选择性地控制以向负载施加电源电压的负载开关。

Load Switch Gate Protection Circuit

The present disclosure relates to a load switch gate protection circuit. The gate protection circuit system protects transistors such as MOSFET from large gate-to-source voltage differences that permanently damage the gate oxide layer of the transistor. The source voltage detector selectively activates the gate protection circuit system based on the source voltage of the transistor. The gate protection circuit is realized without any Zener diode. The transistor may be a load switch selectively controlled to apply a power supply voltage to the load.

【技术实现步骤摘要】
负载开关栅极保护电路
本专利技术总体上涉及数字电路，并且更具体地涉及用于保护在诸如负载开关之类的应用中使用的诸如MOSFET的晶体管免于过电压状况的电路系统。
技术介绍
图1是用于控制对负载120施加电源电压Vsupply的包括负载开关驱动器110的常规负载开关电路100的示意性电路图。负载开关电路100还包括用作电源电压Vsupply和负载120之间的可控负载开关的n型MOSFET(金属-氧化物半导体场效应晶体管)MN1。负载开关驱动器110具有接收开关控制信号108的输入和连接到负载开关MN1的栅极的输出112。当MN1要被接通时，开关控制信号108被激活以使得负载开关驱动器110在其输出112处向MN1的栅极提供足够高的输出电压。当MN1要被关断时，开关控制信号108被去激活，以使得负载开关驱动器110在其输出112处向MN1的栅极提供足够低的输出电压。在一些应用中，实现具有相对薄的栅极氧化物层的负载开关MN1以使得MN1具有相对低的阈值电压是有利的。例如，在一些高电压应用中，MN1需要具有超低接通电阻以用于大负载能力。制造这种器件的最有效和最容易的方法是通过减小栅极氧化物层的厚度来获得较低的阈值电压。不幸的是，如果栅极至源极电压差Vgs(即，MN1的栅极和源极处的电压电平之间的差值的大小)变得太高，例如，当MN1最初被关断时，则栅极氧化物层可能由于静电击穿而遭受永久性损坏。当栅极电压足够大于源极电压时或当源极电压足够大于栅极电压时，栅极氧化物层可能遭受永久性损坏。为了避免这种损坏，已知增加保护电路系统以使Vgs保持在MN1的击穿电压以下。图2是用于控制对负载220施加电源电压Vsupply的包括负载开关驱动器210和负载开关MN1的常规负载开关电路200的示意性电路图，其中负载开关电路200还具有栅极保护电路系统230。除了增加了栅极保护电路系统230之外，负载开关电路200与图1的负载开关电路100相同。栅极保护电路系统230包含背靠背串联连接在负载开关MN1的源极端子和栅极端子之间的两个齐纳二极管Z1和Z2。当负载开关驱动器210被控制以将MN1的栅极电压驱动为高时，为了接通负载开关MN1，MN1的源极电压也被驱动为高(即，接近Vsupply)。当MN1要被关断时，负载开关驱动器210被控制以将MN1的栅极电压驱动为低。在某些情况下，诸如当负载220是高电容性时，MN1的源极电压可以在相对长的持续时间内保持相对高。在这种情况下，齐纳二极管Z1和Z2通过防止栅极电压下降太快来限制MN1的栅极至源极电压差Vgs，这允许源极电压降低的时间，同时保持Vgs在击穿电压以下。代替两个背靠背的齐纳二极管Z1和Z2，其它已知的栅极保护电路具有背靠背配置在负载开关的栅极端子和源极端子之间的两个齐纳二极管中的一个和非齐纳二极管(取代Z1或Z2，取决于特定的实现)。然而，在一些集成电路(IC)工艺技术中，齐纳二极管需要一个或多个额外的掩模层，这增加了成本。此外，一些IC工艺设计库甚至不支持齐纳二极管。因此，具有不需要任何齐纳二极管的栅极保护电路将是有利的。附图说明根据下面的详细描述、所附权利要求和附图，本专利技术的实施例将变得更加明显，在附图中相同的附图标记标识相似或相同的元件。图1是用于控制对负载施加电源电压的常规负载开关电路的示意性电路图；图2是用于控制对负载施加电源电压的常规负载开关电路的示意性电路图，其中负载开关电路具有常规的栅极保护电路系统；图3是用于控制对负载施加电源电压的负载开关电路的实施例的示意性电路图，其中负载开关电路具有不包括任何齐纳二极管的栅极保护电路系统；和图4和5是用于控制对负载施加电源电压Vsupply的负载开关电路的替换实施例的示意性电路图，其中每个负载开关电路具有不包括任何齐纳二极管的栅极保护电路系统。具体实施方式本文公开了本专利技术的详细说明性实施例。然而，这里公开的具体结构和功能细节仅仅是代表性的以用于描述本专利技术的示例性实施例的目的。本专利技术可以以许多替换形式来实施，并且不应该被解释为仅限于在此阐述的实施例。此外，这里使用的术语仅用于描述特定实施例的目的，而不意在限制本专利技术的示例实施例。如本文所使用的，除非上下文另外清楚地指出，否则单数形式“一”、“一个”和“该”旨在也包括复数形式。还将理解的是，术语“包含”、“包含有”、“包括”和/或“包括有”指明所述特征、步骤或组件的存在，但不排除存在或添加一个或更多的其它特征、步骤或组件。还应该注意的是，在一些替换实施方式中，所指出的功能/动作可以不按照附图中指出的顺序发生。例如，取决于所涉及的功能/动作，连续示出的两个图实际上可以基本上同时执行，或者有时可以以相反的顺序执行。在一个实施例中，本专利技术是一种负载开关电路，包括主晶体管、接通电路、栅极保护电路系统和源极电压检测器。接通电路具有被配置为接收控制信号的输入以及被连接到主晶体管的栅极的输出。栅极保护电路系统连接在主晶体管的栅极端子和源极端子之间。栅极保护电路系统被配置为限制主晶体管的栅极至源极电压差。源极电压检测器具有连接到主晶体管的源极的输入以及连接到栅极保护电路系统的输出。源极电压检测器基于主晶体管的源极处的电压电平来禁用栅极保护电路系统。现在参照图3，示出了用于控制对负载320施加电源电压Vsupply的包括负载开关MN1和接通电路310的负载开关电路300的实施例的示意性电路图，其中负载320具有有效电阻RL和有效电容CL。负载开关电路300还具有不包括任何齐纳二极管的栅极保护电路系统330。负载开关MN1由接通电路310控制，这选择地将Vsupply施加到负载320。接通电路310可以是MOSFET驱动器(如图1和2中的)、电荷泵，或用于选择性地控制施加到MN1的栅极的电压的任何其它合适的电路系统。负载开关电路300还包括可以是n型MOSFET的下拉晶体管MN2、下拉驱动器340以及源极电压检测器350。栅极保护电路系统330包括可以是n型MOSFET的上拉晶体管M1、也可以是n型MOSFET的禁用晶体管MN3、电阻器R1和二极管D3。源极电压检测器350包括由电阻器R2和R3形成的分压器352以及比较器354。在负载开关MN1首先接通之前，(i)施加到接通电路310的开关控制信号308确保施加到MN1的栅极的输出电压312是低的，使得MN1断开，(ii)施加到下拉驱动器340的下拉控制信号338(即，关断信号)确保施加到下拉晶体管MN2的栅极的下拉驱动器340的输出电压342为高，以使MN2导通以确保MN1的栅极为低，以及(iii)输出电压VOUT为低(例如，地电平)，使得由分压器352生成的反馈电压Vfb小于参考电压Vref，以使得下拉驱动器(即，比较器354)的输出电压356为高并且禁用晶体管MN3导通。当VOUT为低且MN3导通时，上拉晶体管M1的栅极将为低，使得M1断开。注意，接通电路310可以具有其自己的放电电路，放电电路确保接通电路输出电压312是低的。当负载开关MN1要被接通时，开关控制信号308被提供给接通电路310，以将足够高的输出电压312施加到MN1的栅极端子以将MN1接通。施加到下拉驱动器340的下拉控制信号338保持施加到下拉晶体管MN2的本文档来自技高网...

【技术保护点】
1.一种负载开关电路，包括：主晶体管，具有栅极端子、漏极端子和源极端子；接通电路，具有被配置为接收控制信号的输入和连接到所述主晶体管的栅极端子的输出；栅极保护电路系统，连接在所述主晶体管的栅极端子和源极端子之间，其中所述栅极保护电路系统限制所述主晶体管的栅极至源极电压差；以及源极电压检测器，具有连接到所述主晶体管的源极端子的输入和连接到所述栅极保护电路系统的输出，其中所述源极电压检测器基于所述主晶体管的源极端子处的电压电平来禁用所述栅极保护电路系统。

【技术特征摘要】
1.一种负载开关电路，包括：主晶体管，具有栅极端子、漏极端子和源极端子；接通电路，具有被配置为接收控制信号的输入和连接到所述主晶体管的栅极端子的输出；栅极保护电路系统，连接在所述主晶体管的栅极端子和源极端子之间，其中所述栅极保护电路系统限制所述主晶体管的栅极至源极电压差；以及源极电压检测器，具有连接到所述主晶体管的源极端子的输入和连接到所述栅极保护电路系统的输出，其中所述源极电压检测器基于所述主晶体管的源极端子处的电压电平来禁用所述栅极保护电路系统。2.根据权利要求1所述的负载开关电路，还包括：下拉晶体管，具有连接到所述主晶体管的栅极端子的漏极、连接到地的源极端子以及栅极端子；以及下拉驱动器，具有被配置为接收下拉控制信号的输入以及连接到所述下拉晶体管的栅极端子的输出，其中，所述下拉驱动器基于所述下拉控制信号来控制所述下拉晶体管。3.根据权利要求2所述的负载开关电路，其中，所述下拉晶体管是n型器件。4.根据权利要求1所述的负载开关电路，其中所述栅极保护电路系统包括：上拉晶体管，具有连接到所述主晶体管的源极端子的漏极端子；二极管，连接在所述上拉晶体管的源极端子和所述...

【专利技术属性】
技术研发人员：朱冬勇，丛锋，詹福春，
申请(专利权)人：恩智浦有限公司，
类型：发明
国别省市：荷兰,NL